本发明涉及半导体技术领域，特别涉及场效应晶体管技术领域，具体是指一种屏蔽栅场效应晶体管及其制造方法。
背景技术：
随着电子信息技术的迅速发展，特别是像时尚消费电子和便携式产品的快速发展，金属氧化物半导体场效应晶体管(mosfet)等功率器件的需求量越来越大，mosfet主要分为横向和纵向两种，横向mosfet的明显优势是其较好的集成性，可以更容易集成到现有技术的工艺平台上，但由于其耐压的漂移区在表面展开，显示出了其最大的不足，占用的面积较大，面积代表成本，耐压越高的器件，劣势越明显，而纵向mosfet很好的避免了这一问题，因此，超高压的分立器件仍然以纵向为主。
图1为传统的沟槽型纵向场效应晶体管。为了满足高频应用，对电容的要求越来越高，带有屏蔽栅结构的沟槽型场效应晶体管得到了广泛的应用，基本结构如图2所示。随着电压应用的增大，这种结构的弱点就会越来越明显，如图3所示，屏蔽栅底部为器件电场最强的位置，容易被击穿。因此，如何降低屏蔽栅底部电场，防止其被击穿，成为本领域亟待解决的问题。
技术实现要素：
本发明的目的是克服了上述现有技术中的缺点，提供一种通过优化屏蔽栅底部的氧化层的厚度实现减弱屏蔽栅底部电场的目的，从而避免屏蔽栅底部击穿，同时调整器件栅结构的形貌，优化电流导通路径，提升器件耐用性，且结构简单，生产工艺简便，成本低廉的屏蔽栅场效应晶体管及其制造方法。
为了实现上述的目的，本发明的屏蔽栅场效应晶体管的制造方法包括以下步骤：
(1)在作为漏极的n+衬底上利用外延生长工艺产生n-区；
(2)在所述的n-区上设置掩模版进行第一次刻蚀形成位于该n-区内的沟槽；
(3)在所述沟槽内壁上设置掩模版进行第二次刻蚀加深所述的沟槽；
(4)在加深的沟槽内壁上再设置掩模版进行第三次刻蚀，再加深所述的沟槽，形成台阶式沟槽，并形成沟槽底部；
(5)在所述的沟槽底部形成底部介质层；
(6)去除所述的掩模版和部分底部介质层；
(7)在所述沟槽表面形成屏蔽栅介质层；
(8)在所述沟槽内进行屏蔽栅多晶淀积并回刻；
(9)淀积介质层覆盖所述的沟槽；
(10)进行器件栅刻蚀、栅氧化、多晶硅淀积并刻蚀，形成位于所述沟槽顶部的栅极；
(11)在所述的n-区顶部进行p-body区注入和退火，形成p-body区；
(12)在所述的p-body区顶部沿所述的沟道进行n+注入；
(13)利用后段工艺在器件顶部形成源极。
该屏蔽栅场效应晶体管的制造方法中，所述的掩模版为氮化硅。
该屏蔽栅场效应晶体管的制造方法中，所述的步骤(5)具体为，通过热氧生长在所述的沟槽底部形成底部氧化层。
该屏蔽栅场效应晶体管的制造方法中，所述的步骤(7)具体为，通过热氧生长在沟槽表面形成屏蔽栅氧化层。
该屏蔽栅场效应晶体管的制造方法中，所述的步骤(9)具体为，淀积氧化层覆盖所述的沟槽。
该屏蔽栅场效应晶体管的制造方法中，所述的步骤(13)具体为，利用后段工艺，设置层间介质层，p+注入及金属连线在器件顶部形成源极。
本发明还提供一种利用上述制造方法制成的屏蔽栅场效应晶体管，其底部介质层的厚度为0.7至1.7μm。
采用了该发明屏蔽栅场效应晶体管及其制造方法，由于其首先形成台阶式沟槽，进而在沟槽底部形成底部氧化层，再于沟槽表面形成屏蔽栅氧化层，因此其屏蔽栅底部的氧化层的厚度较其它位置更厚，达到减弱屏蔽栅底部电场的目的，从而避免屏蔽栅底部击穿，同时改变了栅结构的形貌，优化了电流导通路径，提升器件耐用性，且本发明的屏蔽栅场效应晶体管的结构简单，其制造方法工艺简便，成本也相当低廉。
附图说明
图1为传统沟槽型纵向场效应晶体管结构示意图。
图2为现有技术中的带有屏蔽栅结构的沟槽型场效应晶体管结构示意图。
图3为现有技术中的带有屏蔽栅结构的沟槽型场效应晶体管屏蔽栅底部击穿点示意图。
图4为本发明的屏蔽栅场效应晶体管及其制造方法的流程示意图。
图5为本发明的屏蔽栅场效应晶体管及其制造方法中epi生长工艺示意图。
图6为本发明的屏蔽栅场效应晶体管及其制造方法中第一次刻蚀示意图。
图7为本发明的屏蔽栅场效应晶体管及其制造方法中第二次刻蚀示意图。
图8为本发明的屏蔽栅场效应晶体管及其制造方法中第三次刻蚀示意图。
图9为本发明的屏蔽栅场效应晶体管及其制造方法中形成底部氧化层示意图。
图10为本发明的屏蔽栅场效应晶体管及其制造方法中去除掩模版和部分底部氧化层示意图。
图11为本发明的屏蔽栅场效应晶体管及其制造方法中在沟槽表面形成屏蔽栅氧化层示意图。
图12为本发明的屏蔽栅场效应晶体管及其制造方法中在沟槽内进行屏蔽栅多晶淀积并回刻示意图。
图13为本发明的屏蔽栅场效应晶体管及其制造方法中淀积氧化层覆盖沟槽示意图。
图14为本发明的屏蔽栅场效应晶体管及其制造方法中进行器件栅刻蚀、栅氧化、多晶硅淀积并刻蚀示意图。
图15为本发明的屏蔽栅场效应晶体管及其制造方法中p-body区注入和退火示意图。
图16为本发明的屏蔽栅场效应晶体管及其制造方法中进行n+注入示意图。
图17为本发明的屏蔽栅场效应晶体管的结构示意图。
图18为本发明的屏蔽栅场效应晶体管与传统屏蔽栅场效应晶体管的底部电场分布对比示意图。
图19为本发明的屏蔽栅场效应晶体管jfet区电流路径示意图。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
请参阅图4所示，为本发明的屏蔽栅场效应晶体管及其制造方法的流程示意图。
在一种实施方式中，该屏蔽栅场效应晶体管的制造方法，包括以下步骤：
(1)如图5所示，在作为漏极的n+衬底上利用外延生长工艺产生n-区；
(2)如图6所示，在所述的n-区上设置氮化硅掩模版进行第一次刻蚀形成位于该n-区内的沟槽；
(3)如图7所示，在所述沟槽内壁上设置氮化硅掩模版进行第二次刻蚀加深所述的沟槽；
(4)如图8所示，在加深的沟槽内壁上再设置掩模版进行第三次刻蚀，再加深所述的沟槽，形成台阶式沟槽，并形成沟槽底部；
(5)如图9所示，在所述的沟槽底部形成底部介质层；
(6)如图10所示，去除所述的掩模版和部分底部介质层；
(7)如图11所示，在所述沟槽表面形成屏蔽栅介质层；
(8)如图12所示，在所述沟槽内进行屏蔽栅多晶淀积并回刻；
(9)如图13所示，淀积介质层覆盖所述的沟槽；
(10)如图14所示，进行器件栅刻蚀、栅氧化、多晶硅淀积并刻蚀，形成位于所述沟槽顶部的栅极；
(11)如图15所示，在所述的n-区顶部进行p-body区注入和退火，形成p-body区；
(12)如图16所示，在所述的p-body区顶部沿所述的沟道进行n+注入；
(13)如图17所示，利用后段工艺在器件顶部形成源极。
在优选的实施方式中，
所述的步骤(5)具体为，通过热氧生长在所述的沟槽底部形成底部氧化层。
所述的步骤(7)具体为，通过热氧生长在沟槽表面形成屏蔽栅氧化层。
所述的步骤(9)具体为，淀积氧化层覆盖所述的沟槽。
所述的步骤(13)具体为，利用后段工艺，设置层间介质层，p+注入及金属连线在器件顶部形成源极。
本发明还提供一种利用上述制造方法制成的屏蔽栅场效应晶体管，其结构如图17所示。在优选的实施方式中，所述的底部介质层的厚度为0.7至1.7μm。
在本发明的应用中，屏蔽栅底部的氧化层的厚度可根据不同的应用而有所不同。本发明可以涵盖20v～250v的广泛应用范围，以100v应用为例，传统技术屏蔽栅底部的氧化层的厚度大概在0.5～0.7um的范围，而本发明的厚度大致为传统厚度的1.2～2倍；
增大底部氧化层厚度一方面可以承担更大的电场进而得到更高的击穿电压。本发明与传统结构底部电场分布对比如图18所示。本发明中更厚的底部二氧化硅可以有效降低n-外延层(硅)中的电场强度(本发明电场强度e1<传统结构电场强度e2)，进而可以更晚到达临界电场，从而得到更高的击穿电压。
另一方面，同增大底部氧化层厚度还可以进一步减小漏极与源极之间的寄生电容；根据平板电容的理论，c＝εa/d，其中ε为介质层二氧化硅的介电常数，a为面积，d为介质层厚度，因此，cds会随着介质层厚度d的增大而减小。
同时，如图19所示，由于本发明的发明屏蔽栅场效应晶体管改变了栅结构的形貌，因此其jfet区的电流路径更宽，电阻更小。
采用了该发明屏蔽栅场效应晶体管及其制造方法，由于其首先形成台阶式沟槽，进而在沟槽底部形成底部氧化层，再于沟槽表面形成屏蔽栅氧化层，因此其屏蔽栅底部的氧化层的厚度较其它位置更厚，达到减弱屏蔽栅底部电场的目的，从而避免屏蔽栅底部击穿，同时改变了栅结构的形貌，优化了电流导通路径，提升器件耐用性，且本发明的屏蔽栅场效应晶体管的结构简单，其制造方法工艺简便，成本也相当低廉。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。