金属栅极结构的制造方法与流程

本发明涉及一种半导体集成电路的制造方法，特别是涉及一种金属栅极结构的制造方法。

背景技术

业界在28nm及以下逻辑电路中采用金属栅极(mg)技术，且金属栅极的栅介质层通常采用高介电常数(hk)材料，具有高介电常数材料的栅介质层以及金属栅组成的栅极结构在本领域中通常缩写为hkmg。

hkmg的形成工艺中，多采用hk先形成加栅极后形成(hkfirst-gatelast)工艺，这种工艺中会先形成伪栅极结构，伪栅极结构包括了hk层，通常在hk层的底部还形成有界面层，在hk层的顶部形成有盖帽层如tin组成的盖帽层，在界面层、hk层和盖帽层的顶部形成有多晶硅层并一起叠加形成伪栅极结构；利用伪栅极结构形成器件如nmos或pmos的源区和漏区以及接触刻蚀停止层(cesl)和层间膜，之后去除伪栅极结构；之后再在伪栅极结构去除区域形成hkmg。

在hkmg中，hk层及其顶部的盖帽层至关重要，现有工艺中，在伪栅极结构的侧面通常会存在一些粗糙度(roughness)，如会形成下切结构(undercut)，这里的下切结构对应于上下层的叠层结构中，上下层的侧面不对齐且下层的侧面会产生横向凹陷，从而在上层的底部形成由下层的侧面凹陷形成的下切结构。

技术实现要素：

本发明要解决的技术问题是提供一种金属栅极结构的制造方法，能避免在金属栅极结构的侧面形成下切结构，从而提升器件的性能。

为解决上述技术问题，本发明提供的金属栅极结构的制造方法包括如下步骤：

步骤一、在半导体衬底表面依次形成界面层、高介电常数层、盖帽层、多晶硅层和硬质掩膜层。

步骤二、光刻定义出栅极形成区域，以所述盖帽层为停止层依次对所述硬质掩膜层和所述多晶硅层进行刻蚀，刻蚀后所述栅极形成区域内的所述硬质掩膜层和所述多晶硅层保留，所述栅极形成区域外的所述硬质掩膜层和所述多晶硅层被去除。

步骤三、在所述多晶硅层和所述硬质掩膜层的叠加结构的侧面形成第一侧墙。

步骤四、以所述硬质掩膜层和所述第一侧墙为掩膜继续对底部的所述盖帽层、所述高介电常数层和所述界面层进行刻蚀；刻蚀后的所述盖帽层、所述高介电常数层和所述界面层的侧面都和对应的所述第一侧墙的侧面对齐。

步骤五、对所述盖帽层的两侧进行横向回刻，横向回刻后的所述盖帽层的宽度大于所述多晶硅层的宽度且小于所述高介电常数层的宽度。

步骤六、去除所述第一侧墙和所述硬质掩膜层并形成由所述界面层、所述高介电常数层、所述盖帽层和所述多晶硅层叠加而成的伪栅极结构，所述伪栅极结构中所述高介电常数层、所述盖帽层和所述多晶硅层的宽度依次递减从而消除了下切结构。

进一步的改进是，还包括步骤：

步骤七、形成层间膜并进行平坦化，平坦化后所述层间膜覆盖在所述伪栅极结构外的所述半导体衬底表面且所述层间膜的表面和所述伪栅极结构的所述多晶硅层的表面相平。

步骤八、去除所述多晶硅层。

步骤九、在所述多晶硅层去除的区域中填充金属形成金属栅，由所述界面层、所述高介电常数层、所述盖帽层和所述金属栅叠加形成没有下切结构的金属栅极结构。

进一步的改进是，所述半导体衬底为硅衬底。

进一步的改进是，所述硬质掩膜层的材料为氮化硅。

进一步的改进是，所述第一侧墙的材料包括氮化硅、氮化硼或无定型碳。

进一步的改进是，所述第一侧墙通过先形成所述第一侧墙的材料层之后对的所述第一侧墙的材料层进行全面刻蚀形成。

进一步的改进是，所述界面层的材料包括氧化硅。

进一步的改进是，所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。

进一步的改进是，所述盖帽层的材料包括氮化钛。

进一步的改进是，所述第一侧墙的宽度大于

进一步的改进是，步骤五中所述盖帽层的各侧横向回刻的尺寸大于且小于所述多晶硅层和所述高介电常数层的宽度差的一半。

进一步的改进是，在形成层间膜之前还包括步骤：

进行源漏注入在所述伪栅极结构两侧的所述半导体衬底表面形成源区和漏区，所述源区和所述漏区和对应的所述伪栅极结构的侧面自对准。

在所述伪栅极结构的侧面形成第二侧墙。

形成接触刻蚀停止层。

进一步的改进是，步骤九中，在填充所述金属栅之前还包括在所述盖帽层顶部形成金属功函数层的步骤，之后再在所述金属功函数层的表面填充所述金属栅。

进一步的改进是，所述金属栅的材料包括铝，钨。

进一步的改进是，pmos器件对应的所述金属功函数层的材料为tin；nmos器件对应的所述金属功函数层的材料为tial。

本发明对金属栅极结构的形成工艺中形成伪栅极结构的刻蚀工艺做了特别的设置，在光刻定义之后，首先刻蚀硬质掩膜层和多晶硅层并停止在盖帽层上，之后，在硬质掩膜层和多晶硅层的侧面形成第一侧墙，之后再对底部的盖帽层、高介电常数层和界面层进行刻蚀，这样刻蚀形成的盖帽层、高介电常数层和界面层的侧面会和第一侧墙的侧面平齐从而使盖帽层、高介电常数层和界面层的侧面位于多晶硅层的侧面的外侧；之后，再对盖帽层进行横向回刻，横向回刻后的盖帽层的侧面位移对应的多晶硅层的侧面外侧以及高介电常数层的侧面内侧，之后去除硬质掩膜层和第一侧墙并形成伪栅极结构，由于伪栅极结构中，所述高介电常数层、所述盖帽层和所述多晶硅层的宽度依次递减，也即叠层中下层的宽度比上层的宽度都宽，所以下层的侧面都在上层的侧面的外侧，避免了下层的侧面位于上层的侧面的内侧所形成的下切结构；由于后续金属栅是在多晶硅层去除区域形成，故最后能避免在金属栅极结构的侧面形成下切结构，从而提升器件的性能。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例金属栅极结构的制造方法的流程图；

图2a-图2i是本发明实施例方法各步骤中的器件结构图。

具体实施方式

如图1所示，是本发明实施例金属栅极结构的制造方法的流程图；如图2a至图2i所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例金属栅极结构的制造方法包括如下步骤：

步骤一、如图2a所示，在半导体衬底1表面依次形成界面层2、高介电常数层3、盖帽层4、多晶硅层5和硬质掩膜层6。

本发明实施例中，所述半导体衬底1为硅衬底。

所述硬质掩膜层6的材料为氮化硅。

所述界面层2的材料包括氧化硅。

所述高介电常数层3的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。

所述盖帽层4的材料包括氮化钛。

步骤二、如图2b所示，光刻定义出栅极形成区域，以所述盖帽层4为停止层依次对所述硬质掩膜层6和所述多晶硅层5进行刻蚀，刻蚀后所述栅极形成区域内的所述硬质掩膜层6和所述多晶硅层5保留，所述栅极形成区域外的所述硬质掩膜层6和所述多晶硅层5被去除。

步骤三、如图2d所示，在所述多晶硅层5和所述硬质掩膜层6的叠加结构的侧面形成第一侧墙7。

本发明实施例中，所述第一侧墙7的材料包括氮化硅、氮化硼或无定型碳。

所述第一侧墙7的宽度大于

形成所述第一侧墙7的步骤包括：

如图2c所示，先形成所述第一侧墙7的材料层；

如图2d所示，之后对的所述第一侧墙7的材料层进行全面刻蚀形成所述第一侧墙7。

步骤四、如图2e所示，以所述硬质掩膜层6和所述第一侧墙7为掩膜继续对底部的所述盖帽层4、所述高介电常数层3和所述界面层2进行刻蚀；刻蚀后的所述盖帽层4、所述高介电常数层3和所述界面层2的侧面都和对应的所述第一侧墙7的侧面对齐。

步骤五、如图2f所示，对所述盖帽层4的两侧进行横向回刻，横向回刻后的所述盖帽层4的宽度大于所述多晶硅层5的宽度且小于所述高介电常数层3的宽度。

本发明实施例中，所述盖帽层4的各侧横向回刻的尺寸大于且小于所述多晶硅层5和所述高介电常数层3的宽度差的一半。

步骤六、如图2g所示，去除所述第一侧墙7和所述硬质掩膜层6并形成由所述界面层2、所述高介电常数层3、所述盖帽层4和所述多晶硅层5叠加而成的伪栅极结构，所述伪栅极结构中所述高介电常数层3、所述盖帽层4和所述多晶硅层5的宽度依次递减从而消除了下切结构。

步骤七、如图2h所示，形成层间膜10并进行平坦化，平坦化后所述层间膜10覆盖在所述伪栅极结构外的所述半导体衬底1表面且所述层间膜10的表面和所述伪栅极结构的所述多晶硅层5的表面相平。

本发明实施例中，在形成层间膜10之前还包括步骤：

进行源漏注入在所述伪栅极结构两侧的所述半导体衬底1表面形成源区和漏区，所述源区和所述漏区和对应的所述伪栅极结构的侧面自对准。

在所述伪栅极结构的侧面形成第二侧墙8。

形成接触刻蚀停止层9。

第二侧墙8的材料为氧化硅或氮化硅，接触刻蚀停止层9的材料通常采用氮化硅，所述层间膜10的材料通常采用氧化硅。

步骤八、如图2i所示，去除所述多晶硅层5。

步骤九、在所述多晶硅层5去除的区域中填充金属形成金属栅，由所述界面层2、所述高介电常数层3、所述盖帽层4和所述金属栅叠加形成没有下切结构的金属栅极结构。

本发明实施例中，在填充所述金属栅之前还包括在所述盖帽层4顶部形成金属功函数层的步骤，之后再在所述金属功函数层的表面填充所述金属栅。

所述金属栅的材料包括铝，钨。

进一步的改进是，pmos器件对应的所述金属功函数层的材料为tin；nmos器件对应的所述金属功函数层的材料为tial。

本发明实施例对金属栅极结构的形成工艺中形成伪栅极结构的刻蚀工艺做了特别的设置，在光刻定义之后，首先刻蚀硬质掩膜层6和多晶硅层5并停止在盖帽层4上，之后，在硬质掩膜层6和多晶硅层5的侧面形成第一侧墙7，之后再对底部的盖帽层4、高介电常数层3和界面层2进行刻蚀，这样刻蚀形成的盖帽层4、高介电常数层3和界面层2的侧面会和第一侧墙7的侧面平齐从而使盖帽层4、高介电常数层3和界面层2的侧面位于多晶硅层5的侧面的外侧；之后，再对盖帽层4进行横向回刻，横向回刻后的盖帽层4的侧面位移对应的多晶硅层5的侧面外侧以及高介电常数层3的侧面内侧，之后去除硬质掩膜层6和第一侧墙7并形成伪栅极结构，由于伪栅极结构中，所述高介电常数层3、所述盖帽层4和所述多晶硅层5的宽度依次递减，也即叠层中下层的宽度比上层的宽度都宽，所以下层的侧面都在上层的侧面的外侧，避免了下层的侧面位于上层的侧面的内侧所形成的下切结构；由于后续金属栅是在多晶硅层5去除区域形成，故最后能避免在金属栅极结构的侧面形成下切结构，从而提升器件的性能。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。