一种晶圆结构及其处理方法与流程

本发明涉及半导体工艺领域，具体涉及一种晶圆结构及其处理方法。

背景技术：

功率半导体器件包括垂直双扩散金属氧化物半导体(vdmos)、快速恢复二极管(frd)、肖特基二极管、瞬态电压抑制器(tvs)等。为了降低成本，在保证电流驱动能力和击穿电压足够的情况下，希望器件尺寸尽量小。功率半导体器件由晶圆制作而来，晶圆版图中包括芯片区和划片道区两种区域，芯片区就是功率半导体器件占用的区域，划片道区是在功率半导体器件加工完成后，用来将晶圆切割成一个一个的功率半导体器件的的区域。划片时，在对划片道区进行切割的过程中，都会产生应力，破坏芯片区的结构形貌，影响器件的可靠性。

技术实现要素：

本发明提供一种晶圆结构及其处理方法，减小晶圆在划片过程中对芯片区的应力，防止划片时对芯片区形貌的破坏，大大提升器件可靠性。

一方面，本发明提供一种晶圆结构，包括芯片区和划片道区，所述芯片区包括元胞区、分压环区和截止环区，所述元胞区位于所述芯片区中心，所述分压环区位于所述元胞区和所述截止环区之间，所述划片道区位于相邻两个截止环区之间，并相互连通，所述晶圆结构还包括位于所述划片道区边界的沟槽，所述沟槽不连续分布，且两侧所述沟槽间隔设置，所述沟槽深度为1-1.5um，所述沟槽内填充满光敏聚酰亚胺。

另一方面，本发明提供一种晶圆处理方法，所述晶圆包括芯片区和划片道区，所述晶圆的处理方法包括：

在所述晶圆的芯片区形成芯片结构；

对所述晶圆进行光刻形成光刻胶，所述光刻胶在所述划片道区边界形成开口，所述开口为不连续的开口，且所述开口在所述划片道区两侧间隔设置；

在所述光刻胶阻挡下，对所述划片道区边界做沟槽刻蚀，刻蚀形成的所述沟槽为不连续的沟槽，且所述沟槽在划片道区两侧间隔设置，所述沟槽深度为1-1.5um；

去除表面所述光刻胶后，对所述晶圆表面涂覆光敏聚酰亚胺，所述沟槽内全部填充满光敏聚酰亚胺；

做光敏聚酰亚胺的光刻及显影；

对所述晶圆进行低温快速热退火处理，以对所述沟槽内的所述光敏聚酰亚胺进行固化。

本发明技术方案通过在划片道区两侧边界设置不连续且间隔的沟槽，沟槽深度超过芯片区截止环深度，使得划片时划片产生的应力停止在沟槽位置，起到保护芯片区的作用，同时沟槽内部填充有光敏光敏聚酰亚胺材料作为划片时的缓冲材料，进一步防止划片时对芯片区形貌的破坏，大大提升器件可靠性。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为晶圆整体结构俯视图；

图2为晶圆芯片区结构示意图；

图3为本发明实施例提供的晶圆处理方法流程示意图；

图4为在芯片区形成芯片结构之后的结构示意图；

图5为在芯片结构上方形成光刻胶之后的结构示意图；

图6为在芯片结构上方形成光刻胶之后的俯视图；

图7为在光刻胶阻挡下进行刻蚀形成沟槽后的结构示意图；

图8为在芯片结构表面及沟槽涂覆光敏聚酰亚胺后的结构示意图。

附图标记说明：

100：芯片区；200划片道区；10：元胞区；20：分压环区；30：截止环区；1：衬底：3：光刻胶；5：光敏聚酰亚胺；21：分压环注入区；22：氧化层；31：截止环注入区；32：金属场板；201：划片道注入区；203：光刻胶开口；205：l1；207：l2；209：l3；211：l4；213：沟槽。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“边界”、“两侧”、“内”、“外”、“间隔”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、p型半导体和n型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成p型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了n型半导体，p型半导体和n型半导体的导电类型不同。

半导体器件由晶圆制作而来，在晶圆的版图布局(layoutframe)中，有两种区域，如图1所示，芯片区100和划片道区200。芯片区100就是功率器件占用的区域，是真正有用的部分，划片道区200是在功率器件加工完成后，用来将晶圆切割成一个一个的功率器件的区域。划片道区200有时也会放上监控生产工艺的测试图形，这些图形在生产完成后就没什么用了。

本发明一些实施例提供一种晶圆结构，请参见图1-图2以及图4-图8所示，包括芯片区100和划片道区200，所述芯片区100包括元胞区10、分压环区20和截止环区30，所述元胞区10位于所述芯片区100中心，所述分压环区20位于所述元胞区10和所述截止环区30之间，所述划片道区200位于相邻两个截止环区30之间，并相互连通，所述晶圆结构还包括位于所述划片道区200边界的沟槽213，所述沟槽213不连续分布，且两侧所述沟槽213间隔设置，所述沟槽213深度为1-1.5um，所述沟槽213内填充满光敏聚酰亚胺5。

具体的，请参见图2和图4，截止环区30用作耗尽区的截止，器件承受最高阻断电压时，耗尽区在这里截止。在截止环区30，通常要做n型重掺杂离子注入形成截止环注入区31，同时在离子注入区要制作接触孔，在接触孔上再覆盖以金属场板32，这样就可以起到截止耗尽区的作用。同时，在器件工作时，截止环区30可以避免外界带正电的金属离子对分压环区20造成影响，从而导致的漏电增大或可靠性失效。分压环区20的主要作用是扩展耗尽区，达到耐高压的目的，在分压环区20下面通常也要形成分压环注入区21。元胞区10是器件区，在这里形成了器件的栅极、源极和漏极。芯片结构还包括覆盖离子注入区表面的二氧化硅介质层22，二氧化硅介质层厚度通常为0.1微米至5微米。

具体的，请参照图6，通常划片道区200的宽度为60-80um之间，划片道区200刻蚀形成的沟槽213位于划片道区200的两侧边界，沟槽213与截止环区30接触，两侧的沟槽213不能连续，且两侧的沟槽213为间隔结构，即左侧的沟槽213正对面的右侧不能有沟槽，在划片道区200内设置有沟槽213的好处是不侵占芯片面积，成本低。沟槽213不连续设置，刻蚀成本低，刻蚀应力小，不会导致由于沟槽213刻蚀带来的应力变化，导致裂片等问题。沟槽213的深度需保证超过截止环注入区31的结深，沟槽213使得在对晶圆的划片道区200进行划片的过程中，由于沟槽213阻挡划片带来的应力，从而不破坏芯片截止环区30的形貌，实现对截止环区30的保护。

更具体的，请参照图6，所述两侧沟槽213的垂直距离l1205为40-50um，单个沟槽213垂直于划片道区200的边长度为l2，l2通常为10um左右，单个沟槽213平行于划片道区200的边长度为l3，l3通常为5-10um之间，划片道区200同一侧相邻两个沟槽213的距离l4通常为15-20um之间，能够更好的利用划片道区200，不侵占芯片面积。

本发明另一些实施例提供一种晶圆处理方法，请参见图3-图8，所述晶圆包括芯片区100和划片道区200，如图3所示为本发明实施例中晶圆处理方法的流程示意图，所述晶圆的处理方法包括：

s101：在所述晶圆的芯片区100形成芯片结构。

具体的，请参见图2和图4，截止环区30用作耗尽区的截止，器件承受最高阻断电压时，耗尽区在这里截止。在截止环区30，通常要做n型重掺杂离子注入形成截止环注入区31，同时在离子注入区要制作接触孔，在接触孔上再覆盖以金属场板32，这样就可以起到截止耗尽区的作用。同时，在器件工作时，截止环区30可以避免外界带正电的金属离子对分压环区20造成影响，从而导致的漏电增大或可靠性失效。分压环区20的主要作用是扩展耗尽区，达到耐高压的目的，在分压环区20下面通常也要形成分压环注入区21。元胞区10是器件区，在这里形成了器件的栅极、源极和漏极。在划片道区200同样形成划片道注入区201，离子注入区形成于衬底1

内，除此之外在其他实施例中也可以形成于外延层中，此处不做限定。芯片结构还包括覆盖离子注入区表面的二氧化硅介质层22，二氧化硅介质层厚度通常为0.1微米至5微米。

s103：对所述晶圆进行光刻形成光刻胶3，所述光刻胶3在所述划片道区200边界形成开口203，所述开口203为不连续的开口203，且所述开口203在所述划片道区200两侧间隔设置。

具体的，请参见图6，通过光刻，在划片道区200边界形成光刻胶开口203，光刻胶开口203为不连续间断的开口，即左侧的光刻胶开口203的右侧不能有光刻胶开口203。所述两侧光刻胶开口203的垂直距离l1205为40-50um，单个光刻胶开口203垂直于划片道区200的边长度为l2，l2通常为10um左右，单个光刻胶开口203平行于划片道区200的边长度为l3，l3通常为5-10um之间，划片道区200同一侧相邻两个光刻胶开口203的距离l4通常为15-20um之间，光刻胶开口203的大小规格与后续刻蚀形成的沟槽213的规格大小一致。

s105：在所述光刻胶3阻挡下，对所述划片道区200边界做沟槽213刻蚀，刻蚀形成的所述沟槽213为不连续的沟槽213，且所述沟槽213在划片道区200两侧间隔设置，所述沟槽213深度为1-1.5um。

具体的，请参见图6-7，划片道区200刻蚀形成的沟槽213位于划片道区200的两侧边界，沟槽213与截止环区30接触，两侧的沟槽213不能连续，且两侧的沟槽213为间隔结构，即左侧的沟槽213正对面的右侧不能有沟槽，在划片道区200内设置有沟槽213的好处是不侵占芯片面积，成本低。沟槽213不连续设置，刻蚀成本低，刻蚀应力小，不会导致由于沟槽213刻蚀带来的应力变化，导致裂片等问题。沟槽213的深度需保证超过截止环注入区31的结深，沟槽213使得在对晶圆的划片道区200进行划片的过程中，由于沟槽213阻挡划片带来的应力，从而不破坏芯片截止环区30的形貌，实现对截止环区30的保护。

更具体的，请参照图6，通常划片道区200的宽度为60-80um之间，所述两侧沟槽213的垂直距离l1205为40-50um，单个沟槽213垂直于划片道区200的边长度为l2，l2通常为10um左右，单个沟槽213平行于划片道区200的边长度为l3，l3通常为5-10um之间，划片道区200同一侧相邻两个沟槽213的距离l4通常为15-20um之间，能够更好的利用划片道区200，不侵占芯片面积。

s107：去除表面所述光刻胶3后，对所述晶圆表面涂覆光敏聚酰亚胺5，所述沟槽213内全部填充满光敏聚酰亚胺5。

具体的，请参见图8，聚酰亚胺(piq)是一种高温环链高分子聚合物，它热稳定性好，热膨胀系数小，台阶覆盖性、抗辐射性好，并且具有耐各种有机溶剂的优良化学特性，绝缘性好，有负电效应，电学、微电子学性能优良，因此常用作表面钝化。piq具有感光性，使用方法就像光刻涂胶一样，用涂胶机均匀地将聚酰亚胺液涂敷于待钝化的硅片上。光敏聚酰亚胺5还是一种很好的缓冲材料，对应力的吸收能力很好，光敏聚酰亚胺5的厚度约为10-15um，光敏聚酰亚胺5同时可以作为器件的钝化层，提高可靠性，而不需要单独制作钝化层，不额外增加步骤，成本低。沟槽213内需保证全部填充满光敏聚酰亚胺5。

s109：做光敏聚酰亚胺5的光刻及显影。

具体的，在晶圆表面涂覆聚酰亚胺5之后进行曝光，曝光时间根据产品和选择的光刻胶来确定，一般在6s左右，曝光光源常用高压汞灯发出的紫外光(紫外曝光)，曝光时间根据光刻胶的粘度来确定，粘度越大，曝光时间越长。曝光之后进行显影，利用聚酰亚胺显影液显影，然后再利用异丙醇漂洗。

s111：对所述晶圆进行低温快速热退火处理，以对所述沟槽213内的所述光敏聚酰亚胺5进行固化。

具体的，低温快速热退火温度通常为350-400°之间，固化3-5小时左右。在高温下使之转变为聚酰亚胺，这一加温处理过程称为亚胺化。亚胺化过程很有讲究，如果亚胺化温度低，则会有较多的聚酰胺酸未转变为亚胺结构，降低了绝缘性能；如果温度升的太快，溶剂挥发过急，就容易产生气泡，使薄膜粘附不牢。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。