一种半导体器件及其制造方法与流程

本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。

背景技术：

随着集成电路技术的不断发展，cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)器件的尺寸不断缩小、速度不断提高，这对器件的制造工艺不断提出新的挑战。

随着对器件速度的要求不断提高，栅极的特征尺寸(cd，criticaldimension)不断减小，这对光刻技术提出更高的要求，而高端光刻设备的价格非常昂贵且产量非常小，使得制造成本非常高昂，此外，光刻技术也存在极限，无法持续通过降低特征尺寸提高器件速度，这些都限制了器件速度的不断提高。

技术实现要素：

有鉴于此，本发明的目的在于提供一种半导体器件及其制造方法，低成本地实现器件速度的不断提升。

为实现上述目的，本发明有如下技术方案：

一种半导体器件的制造方法，包括：

提供半导体衬底，所述衬底中形成有隔离结构，所述隔离结构之间的衬底为有源区；

在有源区中进行轻掺杂源漏的掺杂，以形成轻掺杂区；

在隔离结构以及所述轻掺杂区上形成覆盖层，所述覆盖层具有开口，所述开口暴露沟道区两侧的部分轻掺杂区；

进行侧墙工艺，以在所述覆盖层开口的侧壁上形成侧墙，所述侧墙间具有间隙且所述间隙暴露沟道区；

在所述间隙中形成栅极。

可选地，所述在有源区中进行轻掺杂源漏的掺杂，以形成轻掺杂区，包括：

形成光阻层；

对所述光阻层进行修剪；

进行轻掺杂源漏的掺杂，以形成轻掺杂区；

去除光阻层。

可选地，所述在有源区中进行轻掺杂源漏的掺杂，以形成轻掺杂区，包括：

形成光阻层；

进行轻掺杂源漏的带角度掺杂，以形成轻掺杂区；

去除光阻层。

可选地，在沟道区之外的有源区中进行轻掺杂源漏的掺杂，以形成轻掺杂区之前，所述有源区上还形成垫氧化物层。

可选地，在形成栅极之前，还包括：

去除所述覆盖层；

在所述间隙的衬底上形成栅介质层；

在形成栅极之后，还包括：

在所述侧墙两侧的衬底中形成源漏区。

可选地，所述覆盖层的材料为多晶硅，所述侧墙的材料为氮化硅。

可选地，在所述间隙的衬底上形成栅介质层，包括：

进行栅介质层的沉积，使得所述栅介质层覆盖所述间隙的侧壁、侧墙以及暴露的有源区的表面。

一种半导体器件，包括：

半导体衬底；

所述衬底中的隔离结构，所述隔离结构之间的衬底为有源区；

覆盖所述隔离结构以及有源区的层间介质层，所述层间介质层中具有开口，所述开口暴露轻掺杂源漏区和沟道区；

所述开口相对的侧壁上设置有侧墙，所述侧墙之间具有间隙，沿沟道方向所述间隙的底部较上部具有更小的宽度；

所述间隙中的栅极；

所述侧墙下的衬底中的轻掺杂源漏区；

所述侧墙两侧的有源区中的源漏区。

可选地，所述侧墙的材料为氮化硅。

可选地，还包括栅介质层，所述栅介质层覆盖所述间隙的内壁、侧墙以及源漏区的表面。

本发明实施例提供的半导体器件及其制造方法，先在有源区上形成轻掺杂区，则通过轻掺杂区之间的区域限定出沟道区，而后，形成覆盖层，覆盖层中具有开口，该开口暴露出沟道区以及部分的轻掺杂区，进而，通过侧墙工艺，在开口的侧壁上形成侧墙，侧墙之间的间隙用于形成栅极，这样，通过侧墙进一步缩小了开口的尺寸，即栅极的尺寸，而无需更高端的光刻设备来实现栅极尺寸的减小，此外，在侧墙工艺中，侧墙材料的上部将被更多地去除，通过侧墙之间的间隙限定出的栅极，其也具有底部窄、上部宽的形貌，从而，减小了栅极与沟道区接触的尺寸，也就是沟道的实际尺寸，实现器件速度的不断提高。该方法中，通过新的工艺方法来实现器件速度的不断提升，降低对高端设备的依赖，降低制造成本，使得器件速度可持续得到提高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本发明实施例的半导体器件的制造方法的流程示意图；

图2-9示出了根据本发明实施例的制造方法形成半导体器件的过程中器件的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。此外，本发明可以在不同实施例中重复参考数字和/或字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。

正如背景技术中的描述，随着对器件速度的要求不断提高，栅极的特征尺寸不断减小，这对光刻技术提出更高的要求，而高端光刻设备的价格非常昂贵且产量非常小，使得制造成本非常高昂，此外，光刻技术也存在极限，无法持续通过降低特征尺寸提高器件速度，这些都限制了器件速度的不断提高。

为此，本申请提出了一种半导体器件及其制造方法，通过新的工艺方法来实现器件速度的不断提升，降低对高端设备的依赖，降低制造成本，使得器件速度可持续得到提高。为了更好地理解本申请的技术方案和技术效果，以下将结合流程图图1和附图2-9对具体的实施例进行详细的描述。

参考图1所示，在步骤s01，提供半导体衬底100，所述衬底100中形成有隔离结构102，所述隔离结构102之间的衬底100为有源区，参考图1所示。

在本申请实施例中，半导体衬底100可以为si衬底、ge衬底、sige衬底、soi(绝缘体上硅，silicononinsulator)或goi(绝缘体上锗，germaniumoninsulator)等。在其他实施例中，半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如gaas、inp或sic等，还可以为叠层结构，例如si/sige等，还可以其他外延结构，例如sgoi(绝缘体上锗硅)等。在本实施例中，该半导体衬底100可以为硅衬底。

半导体衬底100可以为p型或n型衬底，衬底100中可以已经形成有阱区。可以通过阱掺杂来形成阱区，对于n型器件，可以进行p型掺杂，形成p阱，对于p型器件，可以进行n型掺杂，形成n阱，n型掺杂的掺杂粒子例如可以为n、p、as、s等，p型掺杂的掺杂粒子例如可以为b、al、ga或in等。

半导体衬底100已经形成有隔离结构102，隔离结构102可以包括二氧化硅或其他可以分开器件的有源区的材料，隔离结构102的材料例如可以为氧化硅，隔离结构102例如可以为浅沟槽隔离(shallowtrenchisolation)。可以理解的是，在衬底100上形成隔离结构102，隔离结构102之间的半导体衬底100即为有源区，有源区用于形成有源器件，本实施例中的有源器件为cmos器件。

此外，衬底100的有源区上还可以形成有垫氧化物层104，如图2所示。垫氧化物层104起到在后续工艺中保护有源区衬底100表面的作用，可以通过热氧化工艺或者沉积工艺，在有源区上形成氧化硅的垫氧化物层104。

在步骤s02，在有源区中进行轻掺杂源漏的掺杂，以形成轻掺杂区110，参考图3a所示。

不同于传统的mos器件制造工艺，该步骤中，在形成栅极之前，先进行轻掺杂源漏的掺杂，在该掺杂之后，在有源区中形成了轻掺杂区110，而轻掺杂区110之间的区域则为沟道区。

在具体的实施例中，可以采用合适的方法来形成该轻掺杂区110。而为了形成宽度更小的沟道区，则需要将轻掺杂区110之间的间距更为小。在一些实施例中，具体的，形成轻掺杂区110的步骤可以包括：

s0210，形成光阻层112，参考图3所示。

s0211，对光阻层112进行修剪，参考图3a所示。

s0212，进行轻掺杂源漏的掺杂，以形成轻掺杂区110，参考图3a所示。

s0213，去除光阻层112，参考图3a所示。

可以通过旋涂光阻材料，光阻材料为光敏材料，也叫光敏刻蚀剂、光刻胶等，而后利用光刻工艺，通过曝光、显影等步骤，将掩膜版中的图案转移至光阻材料中，剩余的光阻材料即为光阻层112，如图3所示，而未被光阻层112覆盖的区域则为待加工的区域。

而后，可以对光阻层112进行修剪，修剪之后的光阻层在横向也即沟道方向以及垂直衬底的方向都会收缩，这样，使得光阻层112的横向尺寸变小，从而，可以缩小沟道区的尺寸，以便于进一步地提高器件的速度。可以通过氧化工艺对光阻层112进行修剪，修剪之后，光阻层112尺寸缩小，暴露出更多的有源区的区域，参考图3a所示。

之后，进行轻掺杂源漏(ldd，lightlydopeddrain)的掺杂，形成轻掺杂区110，该轻掺杂源漏的掺杂与源漏区的掺杂具有相同的掺杂类型，但具有更低的注入能量、更低的掺杂浓度和更浅的深度，位于源漏区与沟道之间，通常用于削弱热载流子效应。对于n型器件，则进行n型轻掺杂源漏的掺杂，形成的轻掺杂区110为nldd，对于p型器件，可以进行p型掺杂，形成的轻掺杂区110为pldd。该轻掺杂源漏掺杂可以是垂直衬底的掺杂或带角度的掺杂，带角度的掺杂有助于使得沟道区的尺寸更小。最后，可以采用清洗液将光阻层112去除。

在另一些实施中，具体的，参考图3b所示，形成轻掺杂区110的步骤可以包括：

s0220，形成光阻层112。

s0221，进行轻掺杂源漏的带角度掺杂，以形成轻掺杂区。

s0222，去除光阻层112。

可以通过旋涂光阻材料，光阻材料为光敏材料，也叫光敏刻蚀剂、光刻胶等，而后利用光刻工艺，通过曝光、显影等步骤，将掩膜版中的图案转移至光阻材料中，剩余的光阻材料即为光阻层112，如图3b所示，而未被光阻层112覆盖的区域则为待加工的区域。

之后，进行轻掺杂源漏(ldd，lightlydopeddrain)的掺杂，形成轻掺杂区110，该轻掺杂源漏掺杂是带角度的掺杂，带角度的掺杂使得光阻层112下的部分区域也被掺杂，带角度的掺杂有助于使得沟道区的尺寸更小。最后，可以采用清洗液将光阻层112去除。

在步骤s03，在隔离结构102以及所述轻掺杂区110上形成覆盖层120，所述覆盖层120具有开口122，所述开口122暴露沟道区两侧的部分轻掺杂区110，参考图4所示。

在步骤s04，进行侧墙工艺，以在所述覆盖层120开口122的侧壁上形成侧墙124，所述侧墙124间具有间隙132且所述间隙132暴露沟道区，参考图5所示。

在步骤s03和s04中，通过先形成覆盖层120，覆盖层120中具有开口122，而开口122通常通过光刻转移图案后刻蚀而成，开口122可能具有较大的尺寸，而后，通过侧墙工艺，在开口122的内壁上形成侧墙124，可以通过控制沉积侧墙材料时的厚度，来控制侧墙124中的间隙132，使得间隙132暴露出沟道区，进而，可以在间隙132中形成栅极，从而，通过侧墙124间的间隙132缩小了开口122的尺寸，此外，在侧墙工艺中，侧墙材料的上部将被更多地去除，通过侧墙之间的间隙限定出的栅极，其也具有底部窄、上部宽的形貌，从而，减小了栅极与沟道区接触的尺寸，也就是沟道的实际尺寸，实现器件速度的不断提高。

侧墙工艺是通过沉积侧墙材料，并对侧墙材料进行各向异性的刻蚀的工艺过程，在各向异性刻蚀过程中，垂直方向的侧墙材料将被更多的刻蚀掉，因此，在开口底部较为水平的区域，侧墙材料会被完全去除，而在开口侧壁上都沉积有侧墙材料，因此，顶部一定厚度的材料会被去除掉，侧墙工艺之后，侧壁之外的区域上的侧墙材料被去除，侧壁处的侧墙材料保留下来形成侧墙，从而，开口侧壁上形成侧墙之后，开口缩小为形成类似倒梯形的形貌的间隙。

可以根据具体的工艺和需要，来确定覆盖层和侧墙的材料，覆盖层和侧墙的材料要具有刻蚀选择性，本实施例中，覆盖层120和侧墙124分别为多晶硅和氮化硅。具体的，首先，可以在上述衬底100上沉积覆盖层，在覆盖层上形成具有开口的掩膜层之后，通过刻蚀技术对覆盖层进行刻蚀，从而，形成具有开口122的覆盖层120，如图4所示，开口122暴露出沟道区和沟道区两侧的部分轻掺杂区110，之后，去除掩膜层。

而后，进行侧墙材料的沉积，通过控制侧墙材料的厚度，可以控制最终形成的侧墙之间的间隙132的尺寸，之后，进行侧墙材料各向异性刻蚀，例如可以采用反应离子刻蚀(rie)，直至去除侧壁之外的其他区域的侧墙材料，这样，在开口122中形成侧墙124，侧墙124间还保留有间隙132，间隙132暴露出沟道区，如图5所示，这样，侧墙124使得开口的尺寸进一步缩小，以用于形成更小尺寸的栅极。

在步骤s05，在所述间隙132中形成栅极140，参考图7所示。

在本申请中，根据具体的设置和工艺需要，可以选择去除或不去除该覆盖层，在去除覆盖层的实施例中，可以选择在形成栅极之前或栅极之后来去除覆盖层。在本实施例中，覆盖层为多晶硅的牺牲层，可以在形成栅极之前，去除该覆盖层120，进而，形成栅介质层130。

具体的，可以通过刻蚀技术，去除覆盖层，进而，将垫氧化物层104去除，例如可以通过四甲基氢氧化铵(tmah)去除多晶硅的覆盖层120，进而，通过稀释的hf去除暴露的二氧化硅的垫氧化物层104。

而后，形成栅介质层130。其中，栅介质层130例如可以为热氧化层或其他合适的介质材料，例如氧化硅或高k介质材料，高k介质栅材料例如铪基氧化物，hfo2、hfsio、hfsion、hftao、hftio等中的一种或其中几种的组合。本实施例中，可以进行栅介质层的沉积，使得栅介质层130覆盖间隙132侧壁、侧墙124以及暴露的有源区的表面，如图6所示，这样，在间隙132中的衬底100上，也就是沟道区上形成栅介质层130的同时，使得该栅介质层130覆盖氮化硅的侧墙124，以形成氧化物和氮化物组成的叠层侧墙，提高侧墙的性能。

之后，进行栅极的填充，在间隙中形成栅极140，如图7所示。其中，栅极140可以为单层或多层结构，例如可以为多晶硅、非晶硅或金属电极材料或他们的组合，金属电极材料可以为tin、tial、al、tan、tac、w一种或多种组合。

形成栅极140之后，可以进行源漏区的离子注入，从而，在侧墙124两侧的衬底100中形成源漏区150，如图8所示。具体的，可以通过光刻、离子注入以及热退火等工艺，来形成源漏区150，其中，对于n型器件，则进行n型源漏的重掺杂，形成n+的源漏区150，对于p型器件，可以进行p型源漏的重掺杂，形成p+的源漏区150。

至此，就形成了本申请实施例的半导体器件，之后，可以根据需要形成器件的其他的必要的部件，例如覆盖所述源漏区150的层间介质层(ild:interlayerdielectric)160，如图9所示。层间介质层160可以为未掺杂的氧化硅(sio2)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(si3n4)或其他低k介质材料，可以通过沉积层间介质材料，而后进行平坦化，例如化学机械平坦化，从而形成层间介质层160。之后，还可以继续形成源漏接触、栅极接触以及其他互联结构等(图未示出)。

该方法中，通过新的工艺方法来实现器件速度的不断提升，降低对高端设备的依赖，降低制造成本，使得器件速度可持续得到提高。

此外，本申请还提出了由上述实施例形成的半导体器件，参考图9所示，包括：

半导体衬底100；

所述衬底100中的隔离结构102，所述隔离结构102之间的衬底100为有源区；

覆盖所述隔离结构102以及有源区的层间介质层160，所述层间介质层160中具有开口161，所述开口161暴露轻掺杂源漏区110和沟道区；

所述开口161相对的侧壁上设置有侧墙124，所述侧墙124之间具有间隙132，沿沟道方向所述间隙132的底部较上部具有更小的宽度；

所述间隙132中的栅极140；

所述侧墙124下的衬底中的轻掺杂源漏区110；

所述侧墙124两侧的有源区中的源漏区150。

进一步地，侧墙124的材料可以为氮化硅。

进一步地，还包括栅介质层130，所述栅介质层130覆盖所述间隙132内壁、侧墙124以及源漏区的表面。

该侧墙124通过侧墙工艺形成，且是设置在开口161中相对的两个侧壁上的侧墙124，也就是说，该侧墙124一侧基本竖直形貌的侧面位于开口的侧壁上，而通过侧墙工艺刻蚀形成的非竖直形貌的侧面相对设置，从而，在侧墙124间形成了沿沟道方向具有底部较小且上部较大形貌的间隙132，这样，栅极也具有底部窄、上部宽的形貌，从而，减小了栅极与沟道区接触的尺寸，也就是沟道的实际尺寸，实现器件速度的不断提高。

可以理解的是，该开口161可以是上述器件的制造工艺形成栅极的过程中的开口，而根据制造工艺的需要，设置该开口161的层可以并不是初始形成该开口的层，例如在本实施例中，最终器件的开口161是设置于层间介质层160中，而在形成器件的过程中，该开口最初设置于覆盖层120中，在后续的制造工艺中，该覆盖层120可以被去除并形成层间介质层160，从而，最终使得开口161设置于层间介质层160中。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。