硅基半导体与化合物半导体异构集成方法及异构集成器件与流程

本发明涉及半导体材料领域，具体涉及一种硅基半导体与化合物半导体异构集成方法及异构集成器件。

背景技术：

基于硅基cmos技术的现代集成电路随着cmos器件的特征尺寸的不断缩小，在集成度、功耗和器件特性方面不断进步。另一方面，化合物半导体器件与集成电路在超高速电路、微波电路、太赫兹电路、光电集成电路等领域获得长足发展。由于硅基半导体cmos芯片与化合物半导体半导体芯片很难在同一晶圆厂生产，无法实现工艺兼容，但是如果将两者有机结合进而突破集成电路设计领域存在的器件选型有限，各种不同材料器件不能混合集成的难题，必将实现集成电路设计、性能的大幅度提升。

综上所述，提供一种在硅基半导体上实现化合物半导体材料的异构集成方法是目前亟待解决的问题。

技术实现要素：

本发明的第一目的在于提供一种硅基半导体与化合物半导体异构集成方法，该方法在硅基半导体上制备三氧化二铝/铝结构，在化合物半导体上制备一种内含氧离子的三氧化二铝层，并通过键合的方法，利用铝离子与氧离子的互扩散作用，实现硅基半导体与化合物半导体良好的键合。

本发明的第二目的在于提供一种异构集成器件，该器件质量高、性能大大提升。

为了实现以上目的，本发明提供了以下技术方案：

一种硅基半导体与化合物半导体异构集成方法，其特征在于，包括以下步骤：

在硅基半导体的表面沉积三氧化二铝介质层；

在所述三氧化二铝介质层的表面沉积铝层，备用；

在化合物半导体的表面沉积三氧化二铝介质层；

对沉积有三氧化二铝介质层的化合物半导体进行氧离子注入，备用；

将上述备用的硅基半导体与化合物半导体键合在一起。

该方法可以达到以下技术效果：

在硅基半导体上制备三氧化二铝/铝结构，在化合物半导体上制备一种内含氧离子的三氧化二铝层，并通过键合的方法，利用铝离子与氧离子的互扩散作用，实现硅基半导体与化合物半导体良好的键合，避免了金属键合存在的金属层对半导体材料的影响，极大提高键合效率和器件质量。

另外，根据本发明上述硅基半导体与化合物半导体异构集成方法还可以具有如下附加的技术特征：

优选地，硅基半导体表面上的三氧化二铝介质层厚度为30-300纳米。

优选地，化合物半导体表面上的三氧化二铝介质层厚度为30-300纳米。

优选地，铝层的厚度为3-30纳米。

优选地，离子注入步骤中注入深度为3-30纳米。

优选地，键合步骤的条件为真空，温度为250-500度，键合时间为12-15小时。

优选地，化合物半导体为磷化铟或砷化镓。

综上，与现有技术相比，本发明达到了以下技术效果：

(1)键合效率高：

(2)异构集成器件缺陷少、质量高；

(3)器件更趋于薄型化；

(4)工序简单，能实现自动化操作。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。

图1为本发明实施例1提供的制备方法流程图。

具体实施方式

下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。

实施例1

如图1所示，对某一硅基半导体、化合物半导体磷化铟片进行异构集成，具体包括以下步骤：

步骤1、在硅基半导体的表面沉积三氧化二铝介质层，三氧化二铝介质层厚度为30纳米；

步骤2、在所述三氧化二铝介质层的表面沉积铝层，铝层的厚度为3纳米，备用；

步骤3、在化合物半导体的表面沉积三氧化二铝介质层，三氧化二铝介质层厚度为30纳米；

步骤4、对沉积有三氧化二铝介质层的化合物半导体进行氧离子注入，注入深度为3纳米，备用；

步骤5、将上述备用的硅基半导体与化合物半导体键合在一起，其中，键合的条件为真空，温度为250度，键合时间为12小时。

需要说明的是，在步骤1之后或者同时，本实施例还可以直接在化合物半导体的表面沉积三氧化二铝介质层，然后再在硅基半导体的三氧化二铝介质层上沉积铝层，本发明不因此为限，本领域技术人员可以根据需要灵活选择。

实施例2

对某一硅基半导体、化合物半导体砷化镓片进行异构集成，具体包括以下步骤：

步骤1、在硅基半导体的表面沉积三氧化二铝介质层，三氧化二铝介质层厚度为150纳米；

步骤2、在所述三氧化二铝介质层的表面沉积铝层，铝层的厚度为15纳米，备用；

步骤3、在化合物半导体的表面沉积三氧化二铝介质层，三氧化二铝介质层厚度为150纳米；

步骤4、对沉积有三氧化二铝介质层的化合物半导体进行氧离子注入，注入深度为15纳米，备用；

步骤5、将上述备用的硅基半导体与化合物半导体键合在一起，其中，键合的条件为真空，温度为400度，键合时间为14小时。

实施例3

对某一硅基半导体、化合物半导体砷化镓片进行异构集成，具体包括以下步骤：

步骤1、在硅基半导体的表面沉积三氧化二铝介质层，三氧化二铝介质层厚度为300纳米；

步骤2、在所述三氧化二铝介质层的表面沉积铝层，铝层的厚度为3纳米，备用；

步骤3、在化合物半导体的表面沉积三氧化二铝介质层，三氧化二铝介质层厚度为300纳米；

步骤4、对沉积有三氧化二铝介质层的化合物半导体进行氧离子注入，注入深度为30纳米，备用；

步骤5、将上述备用的硅基半导体与化合物半导体键合在一起，其中，键合的条件为真空，温度为500度，键合时间为15小时。

经检测，以上实施例制得的异构集成器件均显示出较优的质量，性能大大提升。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

技术特征：

1.一种硅基半导体与化合物半导体异构集成方法，其特征在于，包括以下步骤：

在硅基半导体的表面沉积三氧化二铝介质层；

在所述三氧化二铝介质层的表面沉积铝层，备用；

在化合物半导体的表面沉积三氧化二铝介质层；

对沉积有三氧化二铝介质层的化合物半导体进行氧离子注入，备用；

将上述备用的硅基半导体与化合物半导体键合在一起。

2.根据权利要求1所述的方法，其特征在于，所述硅基半导体表面上的三氧化二铝介质层厚度为30-300纳米。

3.根据权利要求1所述的方法，其特征在于，所述化合物半导体表面上的三氧化二铝介质层厚度为30-300纳米。

4.根据权利要求1所述的方法，其特征在于，所述铝层的厚度为3-30纳米。

5.根据权利要求1所述的方法，其特征在于，所述离子注入步骤中注入深度为3-30纳米。

6.根据权利要求1所述的方法，其特征在于，所述键合步骤的条件为真空，温度为250-500度，键合时间为12-15小时。

7.根据权利要求1所述的方法，其特征在于，所述化合物半导体为磷化铟或砷化镓。

8.一种异构集成器件，其特征在于，采用权利要求1-7任一项所述的方法制得。

技术总结
本发明涉及半导体制造领域，具体涉及一种硅基半导体与化合物半导体异构集成方法及异构集成器件，包括下列步骤：在硅基半导体的表面沉积三氧化二铝介质层；在所述三氧化二铝介质层的表面沉积铝层，备用；在化合物半导体的表面沉积三氧化二铝介质层；对沉积有三氧化二铝介质层的化合物半导体进行氧离子注入，备用；将上述备用的硅基半导体与化合物半导体键合在一起。本发明实现硅基半导体与化合物半导体良好的键合，避免了金属键合存在的金属层对半导体材料的影响，极大提高键合效率和器件质量。

技术研发人员：常虎东;孙兵;苏永波;刘洪刚
受保护的技术使用者：中国科学院微电子研究所
技术研发日：2019.07.26
技术公布日：2019.12.03