半导体器件及其制造方法
【技术领域】
[0001]本发明涉及半导体器件和半导体器件的制造方法。
【背景技术】
[0002]包括许多半导体器件的电子设备在我们的日常生活中是不可缺少的。随着电子技术的进步，电子设备在尺寸上变得更小并且必须执行和实施越来越复杂而多样的功能。因此，电子设备变得更加小型化(包括更多的电子部件)并且在结构上变得更加复杂(在如此一个小区域内包括高密度的输入/输出(I/O)端子)。
[0003]晶圆级封装(WLP)技术已经变得普及。该技术提供了具有高功能和性能而半导体器件尺寸较小的半导体器件的晶圆级制造。在制造半导体器件期间，采用表面安装技术(SMT)以使半导体器件小型化。该半导体器件包括安装在另一衬底上的衬底，从而使得衬底的焊盘通过焊球与另一衬底的焊盘接合并且电连接。
[0004]通过多种方法在衬底的顶面上形成衬底的焊盘。然而，通过不同方法形成的焊盘将提供关于跌落试验、热循环、弯曲度等的不同的可靠性。例如，一些焊盘将能够承受高应力水平并因此将不容易发生破裂，而一些焊盘将能够承受高温并因此使与衬底分层的概率最小化。
[0005]同样地，对改进衬底上焊盘的配置以及焊盘的制造操作以优化焊盘的可靠性并解决上述缺陷有持续的需求。
【发明内容】
[0006]为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括:衬底，包括表面；多个焊盘，设置在所述衬底的表面上；其中，所述多个焊盘包括非焊料掩模限定(NSMD)焊盘和焊料掩模限定(SMD)焊盘，并且所述NSMD焊盘布置在预定位置处。
[0007]在上述半导体器件中，其中，所述预定位置位于所述衬底的拐角处。
[0008]在上述半导体器件中，其中，所述SMD焊盘设置为远离所述衬底的拐角。
[0009]在上述半导体器件中，其中，所述NSMD焊盘和所述SMD焊盘布置为不规则的阵列，所述不规则的阵列包括不含有所述NSMD焊盘和所述SMD焊盘的空白区域，并且所述NSMD焊盘布置为邻近所述空白区域。
[0010]在上述半导体器件中，其中，所述SMD焊盘被焊料掩模部分覆盖。
[0011]在上述半导体器件中，其中，所述NSMD焊盘与焊料掩模间隔开。
[0012]根据本发明的另一方面，还提供了一种半导体器件，包括:衬底，包括表面；多个焊盘，设置在所述衬底的表面上；焊料掩模，设置在所述衬底的表面上方；其中，所述焊料掩模包括多个第一凹进部分和多个第二凹进部分，所述多个焊盘中的至少一个相应地位于所述多个第一凹进部分内，并且所述多个焊盘中的至少一个相应地设置在所述多个第二凹进部分的下面。
[0013]在上述半导体器件中，其中，所述多个第一凹进部分中的每个均大于所述多个焊盘中的相应的一个。
[0014]在上述半导体器件中，其中，所述多个第二凹槽部分中的每个均小于所述多个焊盘中的相应的一个。
[0015]在上述半导体器件中，其中，所述多个第一凹进部分设置在所述衬底的拐角处。
[0016]在上述半导体器件中，其中，所述多个第二凹进部分设置在所述衬底的中心部分处。
[0017]根据本发明的又一方面，还提供了一种制造半导体器件的方法，包括:提供衬底；在所述衬底的表面上设置多个焊盘；在所述衬底的表面和所述多个焊盘的上方设置焊料掩模；在所述焊料掩模中形成第一凹槽以围绕所述多个焊盘中的一个；以及在所述焊料掩模中并且在所述多个焊盘中的一个之上形成第二凹槽。
[0018]在上述方法中，其中，当与所述第一凹槽相对应的所述多个焊盘中的一个设置在所述衬底的拐角处时，形成所述第一凹槽。
[0019]在上述方法中，还包括:确定在所述焊料掩模上形成的所述第一凹槽的位置和所述第二凹槽的位置。
[0020]在上述方法中，还包括:限定具有预定中点和预定直径的圆圈以确定所述焊料掩模上的所述第一凹槽的位置和所述第二凹槽的位置。
[0021]在上述方法中，其中，所述第一凹槽定位为围绕设置在具有预定中点和预定直径的圆圈外部的所述多个焊盘中的一个。
[0022]在上述方法中，其中，所述第二凹槽定位为位于设置在具有预定中点和预定直径的圆圈内部的所述多个焊盘中的一个之上。
[0023]在上述方法中，还包括:将邻近所述衬底的空白区域的所述多个焊盘中的至少一个定义为隔离焊盘。
[0024]在上述方法中，其中，形成所述第一凹槽以围绕定义为隔离焊盘的所述焊盘。
[0025]在上述方法中，其中，定义为隔离焊盘的所述焊盘与少于四个焊盘邻近。
【附图说明】
[0026]当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或缩小。
[0027]图1A是根据本发明的一些实施例的具有非焊料掩模限定(NSMD)焊盘的半导体器件的示意图。
[0028]图1B是根据本发明的一些实施例的具有NSMD焊盘的半导体器件的顶视图。
[0029]图2A是根据本发明的一些实施例的具有焊料掩模限定(SMD)焊盘的半导体器件的示意图。
[0030]图2B是根据本发明的一些实施例的具有SMD焊盘的半导体器件的顶视图。
[0031]图3A是根据本发明的一些实施例的具有NSMD焊盘和SMD焊盘的半导体器件的示意图。
[0032]图3B是根据本发明的一些实施例的具有NSMD焊盘和SMD焊盘的半导体器件的顶视图。
[0033]图4A是根据本发明的一些实施例的在拐角处具有NSMD焊盘的半导体器件的顶视图。
[0034]图4B是根据本发明的一些实施例的在邻近拐角处具有NSMD焊盘的半导体器件的顶视图。
[0035]图4C是根据本发明的一些实施例的在邻近空白区处具有NSMD焊盘的半导体器件的顶视图。
[0036]图5是根据本发明的一些实施例制造半导体器件的方法的流程图。
[0037]图5A是根据本发明的一些实施例的具有第一衬底的半导体器件的示意图。
[0038]图5B是根据本发明的一些实施例的具有若干个焊盘的半导体器件的示意图。
[0039]图5C是根据本发明的一些实施例的具有焊料掩模的半导体器件的示意图。
[0040]图是根据本发明的一些实施例的在拐角处具有NSMD焊盘的半导体器件的顶视图。
[0041]图5E是根据本发明的一些实施例的在邻近拐角处具有NSMD焊盘的半导体器件的顶视图。
[0042]图5F是根据本发明的一些实施例的在邻近拐角处具有NSMD焊盘的半导体器件的顶视图。
[0043]图5G是根据本发明的一些实施例的在圆圈外侧具有NSMD焊盘的半导体器件的顶视图。
[0044]图5H是根据本发明的一些实施例的在圆圈外侧具有NSMD焊盘的半导体器件的顶视图。
[0045]图51是根据本发明的一些实施例的具有NSMD焊盘和SMD焊盘的半导体器件的示意图。
[0046]图5J是根据本发明的一些实施例的具有第二衬底的半导体器件的示意图。
[0047]图5K是根据本发明的一些实施例的具有第一衬底和第二衬底的半导体器件的示意图。
【具体实施方式】
[0048]在表面安装技术(SMT)中，半导体器件包括至少两个衬底。通过诸如焊料接合点或焊料凸块的导电凸块将衬底的焊盘与另一衬底的焊盘附接，从而将一个衬底堆叠在另一个衬底上。通过在衬底上溅射或电镀导电材料来形成衬底的焊盘，从而使得焊盘在衬底的电路和位于该衬底外部的另一衬底的电路之间传导电。然后由焊接材料覆盖衬底的焊盘以选择性地暴露焊盘的顶面。可以通过多种方法暴露焊盘，其中这些方法在焊盘的顶面上限定用于接收凸块的区域。然后将焊盘的暴露表面与凸块附接。
[0049]然而，衬底上的焊盘的以上配置具有一些问题，诸如焊盘和衬底之间的粘附性降低、机械试验(诸如板弯曲或跌落试验)中的性能差、焊盘外周的应力集中、板层面温度循环的可靠性差等。由于通过不同方法形成和暴露的焊盘将具有不同的问题，最终衬底整体将可靠性低和功能性能差。
[0050]下面详细地讨论了本发明的实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中体现的适用的发明构思。应该理解，以下公开内容提供了许多用于实现各个实施例的不同特征的不同实施例或实例。下面描述了部件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。
[0051]下面使用特定语言公开了图中示出的实施例或实例。然而，将理解，实施例和实例不旨在限制本发明。相关领域普通技术人员在正常情况下将想到公开的实施例中的任何改变和更改以及该文件中公开的原理的进一步应用。
[0052]而且，应该理解，可仅简要地描述若干工艺步骤和/或器件的部件。此外，可以添加额外的工艺步骤和/或部件，并且可以去除或改变以下工艺步骤和/或部件的一些，但是仍能实现权利要求。因此，以下描述应该理解为仅是代表性实例，而不旨在暗示需要一个以上的步骤或部件。
[0053]此外，本发明在各个实例中可以重复参考标号和/或字母。该重复是为了简单和清楚的目的，而且其本身不指示讨论的各个实施例和/或结构之间的关系。