不具有介于之间的物理或电组件。
[0046]在下面的说明和权利要求中，术语“芯片”和“管芯”互换用于指代适于封装并在计算设备中使用的任何类型的微电子、微机械、模拟或混合小装置。
[0047]如在权利要求中使用的，除非另有特别说明，顺序形容词“第一”、“第二”、“第三”等是用于描述通用组件，只不过表示正提到的相同组件的不同实例，并不表示这样描述的组件必须是给定的顺序，或是相反的、空间的、并列的或任何其他方式。
[0048]附图和前面的描述给出了具体实施例。本领域技术人员将理解所描述组件的一个或多个也可结合到单个功能组件。可选的，某些组件可分割成多个功能组件。一个实施例的组件可添到另一个实施例。例如，本文描述的工艺顺序可以改变并且不限于本文描述的方式。而且，任何流程图行为没有必要以示出的顺序执行；也没有必要执行所有的行为。同时，不依赖于其他行为的那些行为可与其他行为并行执行。实施例范围不被这些【具体实施方式】限制。各种变形，无论是说明书明确给出的或没有给出的，如使用不同的结构、尺寸和材料都是可能的。实施例的范围至少如下面权利要求给出的范围一样宽。
[0049]下面的示例涉及进一步的实施例。不同实施例的各种特征可与包括的一些特征和不包括的其他特征进行不同的结合，以符合各种不同的应用。一些实施例涉及一种方法，包括形成第一和第二管芯，其中第一和第二管芯的每一个具有不同的高度，将第一和第二管芯放置在衬底上，研磨第一和第二管芯中的至少一个使得第一和第二管芯大约为同一高度，利用单个工艺在同一时间在第一和第二管芯二者上形成层，以及封装第一和第二管芯以及形成的层。
[0050]在进一步实施例中，形成层包括在第一和第二管芯上形成重布线层。在进一步实施例中，形成重布线层包括形成至少一个金属层和至少一个介电层，介电层将第一和第二管芯从金属层隔离。
[0051]进一步实施例包括形成将金属层连接到外部装置的连接垫。在进一步实施例中，封装包括在第一和第二管芯上形成另外的层。封装包括在第一和第二管芯上放置盖。
[0052]进一步实施例包括在封装第一和第二管芯前去除衬底。进一步实施例包括在将第一和第二管芯放置在衬底上后在第一和第二管芯上设置模塑化合物，该方法进一步包括在设置模塑化合物后去除衬底，以及其中形成层包括从去除衬底的芯片侧上形成层。
[0053]在进一步实施例中，去除衬底包括研磨衬底。
[0054]一些实施例涉及多芯片封装，其包括:具有原始第一高度的第一管芯；具有原始第二高度的第二管芯，第一和第二管芯在被一起放置到衬底上后研磨至大约相同高度；利用单个工艺在同一时间在第一和第二管芯两个上形成的重布线层；以及第一和第二管芯上的封装盖。
[0055]在进一步实施例中，封装盖包括第一和第二管芯之间以及重布线层上的填充层，用于物理稳定第一和第二管芯。填充层是模塑化合物。封装盖包括金属屏蔽，连接以盖住第一和第二管芯并暴露重布线层。在第一面上研磨第一和第二管芯而重布线层形成在相反的第二面上。
[0056]进一步实施例包括在第一面上形成的第二重布线层。在进一步实施例中，第一重布线层电连接外部装置而第二重布线层将第一管芯电连接至第二管芯。
[0057]一些实施例涉及计算设备，包括用户界面控制器，电源，以及多芯片封装，多芯片封装包括:具有原始第一高度的第一处理器；具有原始第二高度的通信芯片，在将处理器和通信芯片一起放置到衬底上后，研磨处理器和通信芯片至大约相同高度；利用单个工艺在同一时间在处理器和通信芯片两者上形成的重布线层；以及处理器和第二通信芯片上的封装盖。
[0058]在进一步实施例中，在衬底适当位置上形成重布线层前，利用溶剂去除衬底。多芯片封装是嵌入式晶圆级球栅阵列封装。
【主权项】
1.一种方法，包括: 形成第一和第二管芯，其中第一和第二管芯每个具有不同高度； 将第一和第二管芯放置在衬底上； 研磨第一和第二管芯中的至少一个，使得第一和第二管芯具有大约相同高度； 利用单个工艺在同一时间在第一和第二管芯两者上形成层；以及 封装第一和第二管芯以及形成的层。
2.权利要求1的方法，其中形成层包括在第一和第二管芯上形成重布线层。
3.权利要求2的方法，其中形成重布线层包括形成至少一个金属层和至少一个介电层，所述介电层将第一和第二管芯从金属层隔离。
4.权利要求3的方法，进一步包括形成将金属层连接至外部装置的连接垫。
5.权利要求1的方法，其中封装包括在第一和第二管芯上形成另外的层。
6.权利要求1的方法，其中封装包括在第一和第二管芯上设置盖。
7.权利要求1的方法，进一步包括在封装第一和第二管芯前去除衬底。
8.权利要求1的方法，进一步包括:在将第一和第二管芯放置到衬底上后，在第一和第二管芯上应用模塑化合物，所述方法进一步包括在设置模塑化合物后去除衬底，以及其中形成层包括在所述管芯的被去除衬底的面上形成层。
9.权利要求8的方法，其中去除衬底包括研磨衬底。
10.一种多芯片封装，包括: 具有原始第一高度的第一管芯； 具有原始第二高度的第二管芯，在将第一和第二管芯一起放置到衬底上后，研磨第一和第二管芯至大约相同高度； 利用单个工艺在同一时间在第一和第二管芯这两者上形成的重布线层；以及 第一和第二管芯上的封装盖。
11.权利要求10的封装，其中封装盖包括第一和第二管芯之间以及重布线层上的填充层，用于物理地稳定第一和第二管芯。
12.权利要求11的封装，其中填充层是模塑化合物。
13.权利要求10的封装，其中封装盖包括金属屏蔽，所述金属屏蔽附连以盖住第一和第二管芯的并暴露重布线层。
14.权利要求10的封装，其中在第一面上研磨第一和第二管芯，并且重布线层形成在相反的第二面上。
15.权利要求14的封装，进一步包括在第一面上形成的第二重布线层。
16.权利要求15的封装，其中第一重布线层电连接至外部装置而第二重布线层将第一管芯电连接至第二管芯。
17.一种计算设备，包括: 用户界面控制器； 功率源；以及 多芯片封装，包括:具有原始第一高度的第一处理器；具有原始第二高度的通信芯片，在将处理器和通信芯片一起放置到衬底上后，处理器和通信芯片被研磨至大约相同高度；利用单个工艺在同一时间在处理器和通信芯片这两者上形成的重布线层；以及处理器和第二通信芯片上的封装盖。
18.权利要求17的计算设备，其中在衬底适当位置上形成重布线层前利用溶剂去除衬底。
19.权利要求18的计算设备，其中多芯片封装是嵌入式晶圆级球栅阵列封装。
【专利摘要】本申请公开了多芯片集成的多级重布线层。公开了一种多芯片封装和共用重布线层。在一个实施例中，形成第一和第二管芯，其中每个第一和第二管芯具有不同高度。将管芯放置在衬底上。研磨第一、第二或这两个管芯使得第一和第二管芯具有大约相同高度。利用单个工艺在同一时间在第一和第二管芯这两者上形成层，如重布线层，以及封装第一和第二管芯以及形成的层。
【IPC分类】H01L21-48, H01L21-304, H01L21-58, H01L25-065, H01L23-488
【公开号】CN104681457
【申请号】CN201410476243
【发明人】E·格茨, B·麦姆勒, W·摩尔泽, R·马恩科波夫
【申请人】英特尔Ip公司
【公开日】2015年6月3日
【申请日】2014年6月27日
【公告号】DE102014109096A1, US20150001713