一种浅沟槽的形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及一种浅沟槽的形成方法。
【背景技术】
[0002]随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。
[0003]浅沟槽隔离(STI)技术拥有多项的工艺及电性隔离优点，包括可减少占用晶圆表面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺来制作。具体工艺步骤如下:
[0004]参考图1，在半导体衬底100上形成垫氧化层102，形成垫氧化层102的方法为热氧化法，垫氧化层102的材料具体为二氧化硅；用低压化学气相沉积法在垫氧化层102上形成腐蚀阻挡层104，用于在后续刻蚀过程中保护下面的垫氧化层102免受腐蚀，其中腐蚀阻挡层104的材料为氮化硅等；然后，在腐蚀阻挡层104上形成无定形碳层106，用于在后续灰化光刻胶层及抗反射层时保护其下方的膜层；在无定形碳层106上形成底部抗反射层108，用以光刻过程中保护下面膜层免受光线影响；用旋涂法在底部抗反射层108上形成光刻胶层110 ;经过曝光、显影工艺，在光刻胶层上形成与后续浅沟槽对应的第一开口 111。
[0005]如图2所示，以图1中的光刻胶层110为掩模，经由第一开口，刻蚀底部抗反射层108和无定形碳层106至露出腐蚀阻挡层104，形成第二开口 112 ;灰化法去除光刻胶层。
[0006]如图3所示，以图2中的底部抗反射层108和无定形碳层106为掩膜，沿第二开口刻蚀腐蚀阻挡层104和垫氧化层102至露出半导体衬底100，形成第三开口 113 ;灰化法去除底部抗反射层和无定形碳层。
[0007]如图4所示，以腐蚀阻挡层104和垫氧化层102为掩膜，沿第三开口刻蚀半导体衬底100，形成浅沟槽115 ;向浅沟槽内填充满绝缘物质，形成浅沟槽隔离(未图示)，相邻浅沟槽隔离之间的区域为有源区。
[0008]但是，现有技术形成的浅沟槽在不同位置深度差别会很大，进而造成良品率降低。
【发明内容】
[0009]本发明解决的问题是提供一种浅沟槽的形成方法，防止最终形成的浅沟槽在不同位置深度差别会很大。
[0010]为解决上述问题，本发明提供一种浅沟槽的形成方法，一种浅沟槽的形成方法，包括下列步骤:提供半导体衬底，所述半导体衬底表面从下往上依次形成有N层膜层，N为正整数；从上至下依次分步刻蚀相应膜层，直至在半导体衬底中形成浅沟槽，其中每步刻蚀前均将晶圆水平旋转预定角度。
[0011]可选的，在形成浅沟槽之前，还包括步骤:提供控片；在控片上从下往上依次形成有N层膜层；从上至下依次分步刻蚀相应膜层，直至在半导体衬底中形成浅沟槽；通过测量确定不同位置浅沟槽之间最大不对称度。
[0012]可选的，所述每步刻蚀前旋转的预定角度相同或不同。
[0013]可选的，当所述每步刻蚀前旋转的预定角度相同时，预定角度等于最大不对称度除以刻蚀步骤数。
[0014]可选的，当所述每步刻蚀前旋转的预定角度不同时，每步刻蚀旋转前的通定角度总和等于最大不对称度。
[0015]可选的，所述最大不对称度范围为1°?360°。
[0016]可选的，所述水平旋转为水平顺时针旋转或水平逆时针旋转。
[0017]可选的，所述N层膜层为两层膜层，分为位于半导体衬底表面的垫氧化层和位于垫氧化层上的腐蚀阻挡层。
[0018]可选的，可选的，所述N层膜层为三层膜层，分为位于半导体衬底表面的垫氧化层、位于垫氧化层上的腐蚀阻挡层和位于腐蚀阻挡层上的无定形碳层。
[0019]可选的，所述N层膜层为四层膜层，分为位于半导体衬底表面的垫氧化层、位于垫氧化层上的腐蚀阻挡层、位于腐蚀阻挡层上的无定形碳层和位于无定形碳层上的底部抗反射层。
[0020]本发明还提供一种浅沟槽的形成方法，包括下列步骤:提供半导体衬底，所述半导体衬底表面从下往上依次形成有N层膜层，N为正整数；从上至下依次分步刻蚀相应膜层，直至在半导体衬底中形成浅沟槽，在任一步刻蚀前将晶圆水平旋转与最大不对称度匹配的角度。
[0021]可选的，在形成浅沟槽之前，还包括步骤:提供控片；在控片上从下往上依次形成有N层膜层；从上至下依次分步刻蚀相应膜层，直至在半导体衬底中形成浅沟槽；通过测量确定不同位置浅沟槽之间最大不对称度。
[0022]可选的，所述最大不对称度范围为1°?360°。
[0023]可选的，所述水平旋转为水平顺时针旋转或水平逆时针旋转。
[0024]可选的，所述N层膜层为两层膜层，分为位于半导体衬底表面的垫氧化层和位于垫氧化层上的腐蚀阻挡层。
[0025]可选的，所述N层膜层为三层膜层，分为位于半导体衬底表面的垫氧化层、位于垫氧化层上的腐蚀阻挡层和位于腐蚀阻挡层上的无定形碳层。
[0026]可选的，所述N层膜层为四层膜层，分为位于半导体衬底表面的垫氧化层、位于垫氧化层上的腐蚀阻挡层、位于腐蚀阻挡层上的无定形碳层和位于无定形碳层上的底部抗反射层。
[0027]与现有技术相比，本发明的技术方案具有以下优点:从上至下依次分步刻蚀相应膜层，直至在半导体衬底中形成浅沟槽，其中每步刻蚀前均将晶圆水平旋转预定角度。当第一次刻蚀时，不同位置就会有刻蚀差异；第二次刻蚀时，将晶圆旋转预定角度进行刻蚀，使在第一次刻蚀时被刻蚀深度小的区域在这次刻蚀时被多刻蚀去除一点，而在第一次刻蚀时被刻蚀深度大的区域在这次刻蚀时被少刻蚀去除一点；以此类推，不断地在下一步刻蚀前旋转晶圆角度，以缓解不同位置的刻蚀量差异，使最终形成的浅沟槽在不同位置的深度一致，保证了半导体器件的良品率。
[0028]另外，从上至下依次分步刻蚀相应膜层，直至在半导体衬底中形成浅沟槽，在任一步刻蚀前将晶圆水平旋转与最大不对称度匹配的角度。当第一次刻蚀时，不同位置会产生刻蚀差异；在任一步刻蚀前将晶圆水平旋转与最大不对称度匹配的角度，然后再进行刻蚀，以缓解不同位置的刻蚀量差异，使最终形成的浅沟槽在不同位置的深度一致，保证了半导体器件的良品率。
【附图说明】
[0029]图1至图4是现有技术形成浅沟槽隔离结构的工艺过程示意图；
[0030]图5至图11是本发明一实施例形成浅沟槽隔离结构的工艺过程示意图；
[0031]图12至图16是本发明另一实施例形成浅沟槽隔离结构的工艺过程示意图；
[0032]图17至图21是本发明再一实施例形成浅沟槽隔离结构的工艺过程示意图。
【具体实施方式】
[0033]现有在形成浅沟槽隔离以分隔有源区的过程中，会由于反应腔室内等离子体分布细微不对称，或者刻蚀速率的略微差异，会造成同一工艺步骤后在晶圆不同位置膜层被刻蚀的量会差异，而如果形成浅沟槽需要多步刻蚀工艺，那么经过差异累积，使最终形成的浅沟槽在不同位置深度差别会很大，进而造成良品率降低。
[0034]为解决这一问题本发明在形成浅沟槽过程中，每步刻蚀前对晶圆的水平角度进行调整，使最终调整的角度与最大不对称度一致，以缓解刻蚀量的不均一，使最终形成的浅沟槽在不同位置的深度一致，保证了半导体器件的良