半导体装置的制造方法
【专利说明】半导体装置
[0001][相关申请案]
[0002]本申请案享有以日本专利申请案2013-258703号(申请日:2013年12月13日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
[0003]本发明的实施方式涉及一种半导体装置。
【背景技术】
[0004]已知一种具有抑制噪音从内部洩漏的功能的半导体装置。这种半导体装置采用如下构造等:例如，以金属性的屏蔽层覆盖半导体装置主体的周围，进而，将供安装半导体元件的电路基板的接地配线与屏蔽层连接。
[0005]此处，通过降低将所述电路基板的接地配线与屏蔽层连接的状态下的连接电阻，可期待良好的屏蔽效果。
【发明内容】
[0006]本发明提供一种可确保预期的屏蔽效果的半导体装置。
[0007]实施方式的半导体装置包括电路基板、密封树脂层、屏蔽层、及多个通孔。半导体元件搭载在电路基板上。密封树脂层密封半导体元件。屏蔽层具有导电性，且在与电路基板之间覆盖密封树脂层。多个通孔中的至少一个电连接于屏蔽层，并且多个通孔分别沿着电路基板的周边部分排列。进而，在从电路基板的厚度方向透视所述多个通孔中的排列在电路基板的周边部分的一个边部的多个规定的通孔的情况下，多个所述规定的通孔整体上占据的区域的与该边部正交的方向上的宽度大于各个所述规定的通孔单独占据的区域的沿该边部的方向上的宽度。
【附图说明】
[0008]图1是表示第一实施方式的半导体装置的侧视图。
[0009]图2是图1所示的半导体装置的剖视图。
[0010]图3是表示在图1的半导体装置形成屏蔽层之前的状态的剖视图。
[0011]图4是概略性地表示图1的半导体装置所具备的电路基板的俯视图。
[0012]图5是表不图4的电路基板的首I]视图。
[0013]图6是表示图1所示的半导体装置的主要制造步骤的流程图。
[0014]图7(a)?(C)是用来说明与图6对应的制造步骤的剖视图。
[0015]图8是概略性地表示将图4的电路基板从废弃基板分割之前的状态的俯视图。
[0016]图9是表示设置在图4的电路基板的侧面的通孔的构成的俯视图。
[0017]图10是表示设置在图4的电路基板的侧面的通孔的布局的俯视图。
[0018]图11是图10的A-A剖视图。
[0019]图12是图10的B-B剖视图。
[0020]图13是表示比较例的通孔的布局的俯视图。
[0021]图14是图13的C-C剖视图。
[0022]图15是图13的D-D剖视图。
[0023]图16是表示配置在第二实施方式的半导体装置所具备的电路基板的侧面的通孔的构成的俯视图。
[0024]图17是表示配置在第三实施方式的半导体装置所具备的电路基板的侧面的通孔的构成的俯视图。
[0025]图18是表示图17的通孔的构成的剖视图。
[0026]图19是概略性地表不构造与第一?第三实施方式不同的另一实施方式的半导体装置的剖视图。
[0027]图20是概略性地表示构造与图4的电路基板不同的另一电路基板的图。
[0028]图21 (a)及(b)是概略性地表示构造与第一?第三实施方式的半导体装置及图19所示的半导体装置不同的又一实施方式的半导体装置的剖视图。
[0029]图22是概略性地表示构造与第一?第三实施方式的半导体装置、以及图19及图21所示的半导体装置不同的又一实施方式的半导体装置的剖视图。
【具体实施方式】
[0030]以下，基于附图对实施方式进行说明。
[0031]〈第一实施方式〉
[0032]如图1?图3所示，本实施方式的半导体装置10是对FBGA(Fine pitch Ball GridArray，微间距球栅阵列)6形成导电性的屏蔽层7而成的附有屏蔽功能的半导体封装体。FBGA6主要包括例如作为插入式基板等的电路基板2、焊球3、半导体元件(半导体芯片)4、及密封树脂层5。
[0033]半导体元件4搭载在电路基板2的另一主面上。焊球3是设置在电路基板2的一主面(半导体元件的非搭载面)侧的外部连接端子。密封树脂层5在与电路基板2之间密封半导体元件4。电路基板2在具有电绝缘性的基材21形成着两层配线层。也就是说，在电路基板2的一主面(图2中的下表面)设置着第一配线层22。另外，在电路基板2的另一主面(图2中的上表面)设置着第二配线层23。
[0034]第一及第二配线层22、23并不限于单层构造的导体层，也可以分别包含两层以上的导体层。也就是说，电路基板2也可以为例如三层以上的多层基板。另外，电路基板2具有将第一配线层22与第二配线层23层间连接的通孔24、24A。在第一及第二配线层22、23、或通孔24、24A，使用铜箔、或者含有银或铜的导电膏，并视需要对表面实施镀镍或镀金等。
[0035]图4是概略性地表示电路基板2的俯视图。此外，图4中以二点链线(假想线)图示着通过切割等而与电路基板2分割的废弃基板(非产品部分)1。如图4、图5所示，通孔24、24A包含导体层25、焊盘27、填孔材料26。导体层25形成在贯通电路基板2的贯通孔的内壁面。焊盘27将导体层25与第一及第二配线层22、23电连接。
[0036]填孔材料26填充在导体层25内侧的中空部分。填孔材料26包含例如导电性树脂等。填孔材料26优选为由与屏蔽层7的密接性优异的材料形成。填孔材料26通过应用导电材料，而使与屏蔽层7电连接的面积增大，从而可期待通孔24A与屏蔽层7的连接电阻值下降。另外，通孔24、24A也可以为例如通过镀敷处理将铜等金属材料填充到贯通孔内而成的通孔。此外，应用于通孔24的填孔材料26也可以包含绝缘性树脂。
[0037]设置在电路基板2的一主面侧的焊球3与第一配线层22电连接。另外，在电路基板2的另一主面侧形成着包含信号配线或接地配线等的第二配线层23。进而，电路基板2具有分别形成在第一及第二主面侧的阻焊层28、29。
[0038]半导体元件4在上表面具备电极焊垫(未图示)。半导体元件4的该电极焊垫经由例如金制、银制、铜制等的接合线8与电路基板2的第二配线层23电连接。密封树脂层5将半导体元件4与接合线8一并密封。
[0039]关于导电性的屏蔽层7，就抑制从密封树脂层5内的半导体元件4或电路基板2的配线层22、23放射的无用电磁波(噪音)的洩漏方面来说，优选为由电阻率低的金属层形成，例如应用使用铜、银、镍等的金属层。屏蔽层7的厚度优选为基于屏蔽层7的电阻率来设定。此外，较理想的是以屏蔽层7的电阻率除以厚度所得的薄片电阻值成为例如0.5Ω以下的方式设定屏蔽层7的厚度。
[0040]从半导体元件4等放射的无用电磁波因被覆盖密封树脂层5的屏蔽层7遮断，所以其向外部的洩漏被抑制。有无用电磁波也从电路基板2的侧面洩漏的担忧。因此，如图2?图5所示，半导体装置10配置着在矩形状的电路基板2的各端面(各侧面)露出的多个通孔24A。通孔24A与构成配线层22、23的一部分的接地配线22A、23A连接。通孔24A具有相对于废弃基板I切断(分割)所得的切断面C，且以该切断面C在电路基板2的侧面露出的方式配置。
[0041]接地配线22A、23A是以与通孔24A连接的方式配置在电路基板2的侧面(比通孔24A更靠电路基板2的内侧)。屏蔽层7与通孔24A的切断面C电连接。由于屏蔽层7与通孔24A经由通孔24A的切断面C而连接，所以相互的连接状态变得紧密，可使连接电阻下降。
[0042]通孔24A的切断面C优选为包含导体层25的切断面与导电性的填孔材料26的切断面。通过使屏蔽层7与通孔24A的切断面C的接触面积增大，可使屏蔽层7与通孔24A以更紧密的状态连接。
[0043]这种半导体装置10例如以下述方式制作。首先，如图6、图7(a)所示，制作以密封树脂层5总括密封的多个FBGA6 (SI)。接着，将焊球3总括地搭载在电路基板2的第一主面侧(S2)。接着，如图6、图7(b)所示，通过切割进行与废弃基板I的分割，而将FBGA6单片化(S3)。切割是以沿着电路基板2的厚度方向将配置在电路基板2的侧面的通孔24A切断的方式实施。通过该切割而形成通孔24A的切断面C。
[0044]接着，如图6、图7(c)所示，以分别覆盖经单片化的FBGA6的方式形成屏蔽层7(S4)。屏蔽层7是通过利用例如转印法、丝网印刷法、喷涂法、喷射点胶(jet dispense)法、喷墨法、气溶胶(aerosol)法等涂布导电膏而形成。导电膏包含例如银或铜与树脂作为主成分，较理想的是电阻率低的导电膏。
[0045]另外，屏蔽层7也可以应用如下成膜方法等形成，所述成膜方法是利用无电解镀敷法或电解镀敷法将铜或镍等成膜的成膜方法、或在利用例如逆向溅镀法进行预处理(对表面进行蚀刻)之后利用通常的溅镀法成膜铜及不锈钢的双层膜的成膜方法。这种屏蔽层7以覆盖密封树脂层5及电路基板2的侧面(端面)的方式形成。
[0046]进而，也可以视需要以覆盖屏蔽层7的方式形成耐蚀性或耐迁移性优异的保护层。保护层的材料使用例如聚酰亚胺树脂等。最后，通过对屏蔽层7 (及所述保护层等)进行焙烧使其硬化，而制