封装堆叠结构及其制法
【技术领域】
[0001]本发明涉及一种封装堆叠结构，尤指一种得提升产品可靠度的封装堆叠结构及其制法。
【背景技术】
[0002]随着半导体封装技术的演进,半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装结构以形成封装堆叠结构(Package on Package, POP),此种封装方式能发挥系统封装(SiP)异质整合特性,可将不同功用的电子元件，例如:记忆体、中央处理器、绘图处理器、影像应用处理器等，藉由堆叠设计达到系统的整合，适合应用于轻薄型各种电子产品。
[0003]图1为现有封装堆叠结构I的剖面示意图。如图1所示，该封装堆叠结构I包含第一封装基板11及第二封装基板12。该第一封装基板11具有相对的第一及第二表面11a, 11b，且于该第一表面Ila上设有电性连接该第一封装基板11的第一半导体元件10，而该第二表面Ilb上具有植球垫112以供结合焊球17。该第二封装基板12具有相对的第三及第四表面12a，12b，且该第三表面12a设有多个电性接触垫120，又该第三及第四表面12a, 12b上具有防焊层123，并形成有多个开孔以外露该些电性接触垫120。
[0004]于制作时，先将该第一半导体元件10以覆晶方式电性连接该第一封装基板11，且藉由底胶16充填于该第一半导体元件10与第一封装基板11之间，并于该第一封装基板11的第一表面I Ia上形成多个焊锡柱13，再使该第二封装基板12的第四表面12b藉由该焊锡柱13叠设且电性连接于该第一封装基板11上。接着，形成封装胶体14于该第一封装基板11的第一表面Ila与该第二封装基板12的第四表面12b之间，以包覆该第一半导体兀件10。之后，以覆晶方式设置多个第二半导体元件15于该第三表面12a上以电性连接该些电性接触垫120，且藉由底胶16充填于该第二半导体元件15与第二封装基板12之间。
[0005]然而，现有封装堆叠结构I的制法中，由于第一封装基板11与第二封装基板12间以焊锡柱13作为支撑与电性连接的元件，而随着电子产品的接点(S卩I/O)数量愈来愈多，在封装件的尺寸大小不变的情况下，各该焊锡柱13间的间距需缩小，致使容易发生桥接(bridge)的现象，因而造成产品良率过低及可靠度不佳等问题。
[0006]因此，如何克服现有技术中的问题，实已成目前亟欲解决的课题。
【发明内容】
[0007]鉴于上述现有技术的缺失，本发明提供一种封装堆叠结构及其制法，以避免桥接现象。
[0008]本发明的封装堆叠结构，包括:第一封装基板；至少一第一电子元件，其设于该第一封装基板上且电性连接该第一封装基板；多个第一支撑部，其设于该第一封装基板上；封装胶体，其设于该第一封装基板上，以包覆该第一电子元件与该些第一支撑部，且该封装胶体具有多个开孔，以令各该第一支撑部的部分表面对应外露于各该开孔；以及第二封装基板，其设有多个第二支撑部，且藉由该第二支撑部结合该第一支撑部，使该第二封装基板叠设于该第一封装基板上，而该第二支撑部位于该开孔中。
[0009]本发明还提供一种封装堆叠结构的制法，包括:提供一设有至少一第一电子元件与多个第一支撑部的第一封装基板，且该第一电子元件电性连接该第一封装基板；形成封装胶体于该第一封装基板上，以包覆该第一电子元件与该些第一支撑部；形成多个开孔于该封装胶体上，以令各该第一支撑部的部分表面对应外露于各该开孔；以及一设有多个第二支撑部的第二封装基板藉由该第二支撑部结合至该第一支撑部上，使该第二封装基板叠设于该第一封装基板上，且该第二支撑部位于该开孔中。
[0010]前述的封装堆叠结构及其制法中，该第一支撑部电性连接该第二封装基板，且该第一支撑部为金属柱，其材质例如为铜或焊锡材料。
[0011]前述的封装堆叠结构及其制法中，该第一支撑部的构成为铜块外表覆盖焊锡材料。例如，该铜块为球体或柱体。
[0012]前述的封装堆叠结构及其制法中，该第二支撑部电性连接该第二封装基板，且该第二支撑部为金属柱，其材质例如为铜或焊锡材料。
[0013]前述的封装堆叠结构及其制法中，该封装胶体接触靠合该第二封装基板；或者，该封装胶体与该第二封装基板之间具有间距。
[0014]另外，前述的封装堆叠结构及其制法中，还包括设置至少一第二电子元件于该第二封装基板上。
[0015]由上可知，本发明封装堆叠结构及其制法，藉由先形成封装胶体以包覆该该些第一支撑部，再形成该些开孔以对应外露各该第一支撑部的部分表面，因而于之后该第二支撑部结合该第一支撑部时，各该第一支撑部之间或各该第二支撑部之间具有封装胶体作隔离，所以相较于现有技术，该些第一支撑部之间或各该第二支撑部之间不会发生桥接的问题，因而能有效提闻广品良率及可罪度。
【附图说明】
[0016]图1为现有封装堆叠结构的剖视示意图；
[0017]图2A至图2D为本发明封装堆叠结构的制法的剖视示意图；其中，图2B’为图2B的另一实施例，图2D’及图2D”分别为图2D的其它不同实施例；以及
[0018]图3A至图3B为本发明封装堆叠结构的制法的另一实施例的剖视示意图。
[0019]主要组件符号说明
[0020]1、2、2’、2”、3 封装堆叠结构
[0021]10第一半导体元件
[0022]11,21第一封装基板
[0023]lla、21a第一表面
[0024]llb、21b第二表面
[0025]112、212植球垫
[0026]12、22第二封装基板
[0027]12a,22a第三表面
[0028]12b、22b第四表面
[0029]120、220电性接触垫
[0030]123防焊层
[0031]13焊锡柱
[0032]14、24封装胶体
[0033]15第二半导体元件
[0034]16、26底胶
[0035]17、27焊球
[0036]20第一电子元件
[0037]200>250焊锡凸块
[0038]210焊垫
[0039]211第一外接垫
[0040]213、223绝缘保护层
[0041]2130,2230开口
[0042]221第二外接垫
[0043]23支撑件
[0044]231、231’第一支撑部
[0045]231a顶面
[0046]231b侧面
[0047]2310铜块
[0048]2311焊锡材料
[0049]232第二支撑部
[0050]240、240’开孔
[0051]25、25’第二电子元件
[0052]250’焊线
[0053]26’封装材
[0054]t间距。
【具体实施方式】
[0055]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0056]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0057]图2A至图2D为本发明封装堆叠结构2的制法的剖视示意图。
[0058]如图2A所示，提供一具有相对的第一表面21a及第二表面21b的第一封装基板21。
[0059]所述的第一封装基板21，其第一表面21a上具有多个焊垫210与第一外接垫211，且其第二表面21b上具有多个植球垫212，又该第一及第二表面21a，21b上具有例如防焊层的绝缘保护层213，并形成有多个开口 2130以外露该些焊垫210、第一外接垫211及植球垫212。
[0060]此外，于该第一外接垫211上形成第一支撑部231，且该第一支撑部231电性连接该第一封装基板21的第一外接垫211，其中，该第一支撑部231为金属体，其材质可为铜或焊锡材料等，但不以此为限。
[0061]又，于该焊垫210上藉由焊锡凸块200设置第一电子元件20，即该第一电子元件20以覆晶方式电性连接该第一封装基板21。
[0062]另外，该第一电子元件20为主动元件或被动元件，可使用多个第一电子元件20，且可选自主动元件、被动元件或其组合，该主动元件例如:晶片，而该被动元件例如:电阻、电容及电感。
[0063]如图2B所示，形成封装胶体24于该第一封装基板21的第一表面21a上，以包覆该第一电子元件20与该些第一支撑部231。接着，形成多个开孔240于该封装胶体24上，以令各该第一支撑部231的顶面231a对应外露于各该开孔240。
[0064]于本实施例中，以激光方式形成该些开孔240，但并不限于此方式。
[0065]此外，于另一实施例中，如图2B’所示，也可令各该第一支撑部231的顶面231a与侧面231b对应外露于各该开孔240’。
[0066]又，该封装胶体24填入该第一电子元件20与该第一封装基板21的第一表面21a之间；也可填充底胶于该第一电子元件20与该第一封装基板21的第一表面21a之间。
[0067]如图2C所示，接续图2B的制程，提供一具有相对的第三表面22a及第四表面22b的第二封装