薄膜晶体管及其制作方法、阵列基板、显示装置的制造方法
【技术领域】
[0001] 本发明涉及薄膜晶体管技术领域，特别是指一种薄膜晶体管及其制作方法、阵列 基板、显示装置。
【背景技术】
[0002] 近年来，显示技术得到快速发展，薄膜晶体管技术由原来的a-Si (非晶硅）薄膜晶 体管发展到现在的LTPS (低温多晶硅）薄膜晶体管、Oxide (氧化物）薄膜晶体管等。
[0003] 目前广泛应用的Oxide薄膜晶体管采用氧化物半导体作为有源层，具有迀移率 大、开态电流高、开关特性更优、均匀性更好的特点，可以适用于需要快速响应和较大电流 的应用，如高频、高分辨率、大尺寸的显示器以及有机发光显示器等。
[0004] 现有Oxide薄膜晶体管的结构有刻蚀阻挡（ESL)和背沟道刻蚀（BCE)两种类型。 ESL方法即是在氧化物半导体层上制作刻蚀阻挡层，并刻蚀过孔连接源漏电极和有源层，该 方法能较好地保护氧化物半导体，但增加了一次构图工艺，使得薄膜晶体管的制作工艺复 杂、成本提高，并且该方法限制了薄膜晶体管的沟道尺寸，原因是过孔之间的距离必须能满 足过孔和源漏金属层的工艺能力，这就限制Oxide薄膜晶体管阵列基板开口率的提高和在 高PPI (像素密度）产品中应用；而BCE方法虽然省去了刻蚀阻挡层的构图工艺，但不能很 好地保护氧化物半导体，对刻蚀工艺的技术要求比较高，并且容易导致氧化物半导体特性 不稳定，难以大范围推广。
【发明内容】
[0005] 本发明要解决的技术问题是提供一种薄膜晶体管及其制作方法、阵列基板、显示 装置，能够较好地保护Oxide薄膜晶体管的氧化物半导体，并且比现有的ESL方法减少一次 构图工艺；与现有ESL结构的Oxide薄膜晶体管相比，沟道尺寸可以更小，有利于Oxide薄 月旲晶体管阵列基板开口率的提尚和在尚PPI广品中应用。
[0006] 为解决上述技术问题，本发明的实施例提供技术方案如下：
[0007] -方面，提供一种薄膜晶体管的制作方法，包括：
[0008] 在形成所述薄膜晶体管的半导体层之后，采用不与酸性溶液发生反应的导电膜层 在所述半导体层上形成保护层；
[0009] 在所述保护层上形成所述薄膜晶体管的源电极和漏电极；
[0010] 利用干法刻蚀去除所述源电极、漏电极之间间隙与半导体层对应区域的保护层， 暴露出所述区域的半导体层。
[0011] 进一步地，所述导电膜层为非晶碳膜。
[0012] 进一步地，所述利用干法刻蚀去除所述源电极、漏电极之间间隙与半导体层对应 区域的保护层的步骤包括：
[0013] 对所述源电极、漏电极之间间隙与半导体层对应区域的保护层进行氧等离子体刻 蚀，去除所述区域的保护层。
[0014] 进一步地，采用非晶碳膜形成保护层的步骤包括：
[0015] 采用溅射方式在形成有薄膜晶体管的半导体层的基板上形成所述保护层，其中， 溅射靶材采用纯度大于99. 99 %的石墨，溅射腔室内的真空度为0. 1-100 X 10_3Pa，工作气 压为0. Ι-lPa，工艺气体流量为25mL/min(sccm)，石墨靶材的功率为l-2kW。
[0016] 本发明实施例还提供了一种薄膜晶体管，包括：
[0017] 半导体层；
[0018] 位于所述半导体层上的源电极和漏电极；
[0019] 所述半导体层包括与所述源电极对应的源极区、与所述漏电极对应的漏极区、以 及位于所述源极区和漏极区之间并与所述源电极和漏电极之间间隙对应的间隙区，其中， 所述源极区与所述源电极之间、所述漏极区与所述漏电极之间均通过不与酸性溶液发生反 应的导电膜层连接。
[0020] 进一步地，所述导电膜层为非晶碳膜。
[0021] 进一步地，所述非晶碳膜的厚度为10-1000nm。
[0022] 进一步地，所述非晶碳膜的电阻率为1Χ10-6-6Χ10-5Ω · m。
[0023] 进一步地，所述间隙区的电阻率为I. 06-1. 09Ω ·πι，所述源极区和漏极区的电阻 率不大于1Χ10_5 Ω · m。
[0024] 本发明实施例还提供了一种阵列基板，包括上述的薄膜晶体管。
[0025] 本发明实施例还提供了一种显示装置，包括上述的阵列基板。
[0026] 本发明的实施例具有以下有益效果：
[0027] 上述方案中，采用不与酸性溶液发生反应且能够采用干法刻蚀去除的导电膜层在 半导体层上形成保护层，保护层可以避免源漏极刻蚀液对氧化物半导体层的不利影响，能 够较好地保护氧化物半导体；由于保护层具有良好的导电性能，因此不必对保护层单独进 行构图来形成连接源电极、漏电极和半导体层的过孔，只需要在形成源电极和漏电极后，利 用干法刻蚀去除源电极和漏电极之间间隙与半导体层对应区域的保护层，形成薄膜晶体管 的沟道，与现有的ESL方法，减少一次构图工艺；另外，在干法刻蚀去除源电极和漏电极之 间间隙与半导体层对应区域的保护层形成薄膜晶体管的沟道时，薄膜晶体管沟道的大小由 干法刻蚀中所采用气流的大小与刻蚀时间来调节，不再受过孔和源漏金属层工艺能力的限 制，与现有ESL结构的Oxide薄膜晶体管相比，沟道尺寸可以更小，有利于Oxide薄膜晶体 管阵列基板开口率的提高和在高PPI产品中应用。
【附图说明】
[0028] 图1为本发明实施例形成薄膜晶体管的栅电极后的示意图；
[0029] 图2为本发明实施例形成薄膜晶体管的有源层后的示意图；
[0030] 图3为本发明实施例形成保护层后的示意图；
[0031] 图4为本发明实施例形成薄膜晶体管的源电极和漏电极后的示意图；
[0032] 图5为本发明实施例去除薄膜晶体管源电极和漏电极之间间隙与半导体层对应 区域的保护层后的示意图；
[0033] 图6为本发明实施例形成钝化层后的示意图；
[0034] 图7为本发明实施例形成像素电极后的示意图。
[0035] 附图标记
[0036] 1基板 2栅电极 3栅绝缘层4半导体层
[0037] 5保护层6源电极 7漏电极 8钝化层
[0038] 9平坦层10像素电极
【具体实施方式】
[0039] 为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合 附图及具体实施例进行详细描述。
[0040] 本发明的实施例提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，能够较 好地保护Oxide薄膜晶体管的氧化物半导体，并且比现有的ESL方法减少一次构图工艺；与 现有ESL结构的Oxide薄膜晶体管相比，沟道尺寸可以更小，有利于Oxide薄膜晶体管阵列 基板开口率的提高和在高PPI产品中应用。
[0041] 实施例一
[0042] 本实施例提供了一种薄膜晶体管的制作方法，包括：
[0043] 在形成薄膜晶体管的半导体层之后，采用不与酸性溶液发生反应的导电膜层在所 述半导体层上形成保护层；
[0044] 在所述保护层上形成所述薄膜晶体管的源电极和漏电极；
[0045] 利用干法刻蚀去除所述源电极、漏电极之间间隙与半导体层对应区域的保护层， 暴露出所述区域的半导体层。
[0046] 本实施例采用不与酸性溶液发生反应且能够采用干法刻蚀去除的导电膜层在半 导体层上形成保护层，保护层可以避免源漏极刻蚀液对氧化物半导体层的不利影响，能够 较好地保护氧化物半导体；由于保护层具有良好的导电性能，因此不必对保护层单独进行 构图来形成连接源电极、漏电极和半导体层的过孔，只需要在形成源电极和漏电极后，利用 干法刻蚀去除薄膜晶体管源电极和漏电极之间间隙与半导体层对应区域的保护层