功率半导体器件及制造方法和截止环的制作方法
【技术领域】
[0001]本发明涉及半导体领域，尤其涉及一种功率半导体器件及制造方法和截止环。
【背景技术】
[0002]目前，为了提高芯片中的功率半导体器件阻断高压性能及该器件的可靠性，通常沿功率半导体器件有源区外围依次设置分压结构和截止环，另外，还可在截止环外围设置划片槽，从而形成如图1所示的功率半导体器件，图1为现有技术中功率半导体器件的剖面结构示意图，其中，11为有源区，12为分压区，13为截止环，14为划片槽。若功率半导体器件为N型衬底，则其中的分压结构为P型掺杂，通过在功率半导体器件外围注入高剂量的N型掺杂，从而形成如图1所示的截止环。
[0003]但现有技术中的截止环由于采用在功率半导体器件外围注入离子的方式制成，截止环较宽，导致占用了较大的芯片面积，芯片面积利用率减低，进而增加了芯片的制造成本。
【发明内容】
[0004]本发明提供一种功率半导体器件及制造方法和截止环，用于解决现有的截止环较宽占用了较大的芯片面积的问题。
[0005]本发明的一个方面是提供一种功率半导体器件，包括有源区和位于所述有源区外围的截止环，以及位于所述有源区和所述截止环之间的分压区，所述截止环包括:
[0006]至少一个沟槽；
[0007]覆盖所述沟槽表面和所述有源区表面的二氧化硅介质层；
[0008]包围所述沟槽的注入区；
[0009]其中，所述注入区是向所述沟槽注入离子形成的。
[0010]如上所述的功率半导体器件，所述功率半导体器件还包括:
[0011 ] 位于所述截止环外围的划片槽。
[0012]如上所述的功率半导体器件，所述二氧化硅介质层厚度为0.1微米至5微米；所述沟槽深度为0.1微米至10微米。
[0013]本发明的另一个方面是提供一种功率半导体器件制造方法，所述功率半导体器件包括有源区和位于所述有源区外围的截止环，包括:
[0014]对所述截止环进行刻蚀形成至少一个沟槽；
[0015]向所述沟槽注入离子，以形成包围所述沟槽的注入区；
[0016]对所述功率半导体器件进行热氧化处理，以形成覆盖所述沟槽表面和所述有源区表面的二氧化硅介质层。
[0017]如上所述的功率半导体器件制造方法，所述功率半导体器件还包括位于所述截止环外围的划片槽；
[0018]所述对所述截止环进行刻蚀形成至少一个沟槽，包括:
[0019]在所述划片槽、所述分压区和所述有源区表面，以及所述截止环的表面覆盖光刻胶；
[0020]刻蚀所述截止环表面预设区域内的光刻胶，以暴露所述截止环的表面；
[0021]采用反应离子刻蚀和感应耦合等离子体方法中的一种干法刻蚀方法，刻蚀暴露的所述截止环的表面，以形成所述沟槽；
[0022]所述向所述沟槽注入离子，以形成包围所述沟槽的注入区之后，还包括:
[0023]去除所述光刻胶。
[0024]如上所述的功率半导体器件制造方法，所述光刻胶厚度为I微米至10微米。
[0025]如上所述的功率半导体器件制造方法，所述进行热氧化处理包括:
[0026]采用干氧氧化或者湿氧氧化方法，进行热氧化处理，以形成覆盖所述沟槽表面和所述有源区表面的所述二氧化硅介质层。
[0027]如上所述的功率半导体器件制造方法，所述向所述沟槽注入离子，以形成位于所述沟槽下方的注入区，包括:
[0028]采用多能量注入方法，向所述沟槽的侧壁注入离子，以及向所述沟槽的底部注入离子，以形成包围所述沟槽的所述注入区。
[0029]如上所述的功率半导体器件制造方法，所述离子的注入能量为10KeV至400KeV，所述离子包括氢离子、氦离子、硼离子、砷离子和铝离子中的至少一种。
[0030]本发明的又一个方面是提供一种截止环，所述截止环位于功率半导体器件的有源区外围，所述截止环包括:
[0031]至少一个沟槽；
[0032]覆盖所述沟槽表面的二氧化硅介质层；
[0033]包围所述沟槽的注入区；
[0034]其中，所述注入区是向所述沟槽注入离子形成的。
[0035]本发明提供的功率半导体器件及制造方法和截止环，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并设置通过向沟槽注入离子所形成的包围沟槽的注入区，以及设置覆盖沟槽表面和有源区表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，因而，与现有技术相比增加了离子注入深度，在获得相同阻断高压性能的情况下，本方案缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。
【附图说明】
[0036]图1为现有技术中功率半导体器件的剖面结构示意图；
[0037]图2为本发明一实施例提供的一种功率半导体器件的剖面结构示意图；
[0038]图3为本发明一实施例提供的一种功率半导体器件制造方法的流程示意图；
[0039]图4-图7为实施例执行过程中功率半导体器件的剖面结构示意图；
[0040]图8为本发明另一实施例提供的一种截止环的剖面结构示意图。
【具体实施方式】
[0041]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图中所示大小和比例并不一定代表实际尺寸，也不反映尺寸的比例关系。
[0042]图2为本发明一实施例提供的一种功率半导体器件的剖面结构示意图，如图2所示，包括:有源区21和位于有源区21外围的截止环22，以及位于有源区21和截止环22之间的分压区25。其中，截止环22包括至少一个沟槽。功率半导体器件还包括覆盖沟槽表面和有源区21表面的二氧化硅介质层23，和包围沟槽的注入区24，其中，注入区24是向沟槽至少三次注入离子形成的。
[0043]进一步，二氧化硅介质层厚度为0.1微米至5微米，沟槽深度为0.1微米至10微米。
[0044]进一步，功率半导体器件还包括:位于截止环22外围的划片槽26。
[0045]本实施例中，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并设置通过向沟槽注入离子所形成的包围沟槽的注入区，以及设置覆盖沟槽表面和有源区表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，增加了离子注入深度和截止环的密度，因而，缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。另夕卜，由于还采用了在通过热氧化处理，在沟槽表面和有源区表面形成二氧化硅介质层，从而保护了注入区和沟槽侧表面不会受到表面电荷的影响，提高了截止环的可靠性。
[0046]图3为本发明一实施例提供的一种功率半导体器件制造方法的流程示意图，为了对本实施例中的方法进行清楚系统的描述，图4-图7为实施例执行过程中功率半导体器件的剖面结构示意图，其中，功率半导体器件包括有源区21和位于有源区外围的截止环22，如图3所示，功率半导体器件制造方法包括:
[0047]301、对截止环进行刻蚀形成至少一个沟槽。
[0048]其中，功率半导体器件还包括位于有源区21和截止环22之间的分压区25，以及位于截止环外围的划片槽26。
[0049]可选的，