在划片槽、分压区和有源区表面，以及截止环的表面覆盖光刻胶37 ;刻蚀截止环的预设区域内的光刻胶37，以暴露截止环的表面，获得如图4所示的功率半导体器件。然后采用反应离子刻蚀和感应耦合等离子体方法中的一种干法刻蚀方法，刻蚀暴露的所述截止环的表面，以形成沟槽，获得如图5所示的功率半导体器件。其中，光刻胶37厚度为I微米至10微米。
[0050]302、向沟槽注入离子，以形成包围沟槽的注入区。
[0051]可选的，采用多能量注入方法，以不同的注入角度，至少三次分别向沟槽底部和沟槽侧壁注入离子，以形成包围沟槽的注入区24，获得如图6所示的功率半导体器件，其中，离子的注入能量为10KeV至400KeV，注入角度为0° -15°，所注入的离子包括氢离子、氦离子、硼离子、砷离子和铝离子中的至少一种。向沟槽注入离子，以形成位于沟槽下方的注入区之后，还包括去除划片槽26、分压区25和有源区21表面，以及截止环22的表面覆盖的光刻胶37，获得如图7所示的功率半导体器件。
[0052]303、进行热氧化处理，以形成覆盖沟槽表面和有源区表面的二氧化硅介质层。
[0053]可选的，采用干氧氧化或者湿氧氧化方法，对功率半导体器件进行热氧化处理，从而形成覆盖沟槽表面和有源区21表面的二氧化硅介质层23，获得如图2所示的功率半导体器件，其中，二氧化硅介质层23厚度为0.1至5微米。
[0054]本实施例中，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并设置通过向沟槽注入离子所形成的包围沟槽的注入区，以及设置覆盖沟槽表面和有源区表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，达到了物理截止和电学截止的效果，增加了离子注入深度和截止环的密度，因而，缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。另外，由于还采用了在通过热氧化处理，在沟槽表面和有源区表面形成二氧化硅介质层，从而保护了注入区和沟槽侧表面不会受到表面电荷的影响，提高了截止环的可靠性。
[0055]图8为本发明另一实施例提供的一种截止环的剖面结构示意图，该截止环位于功率半导体器件的有源区外围，如图8所示，包括:至少一个沟槽81，覆盖沟槽表面的二氧化硅介质层82，以及包围沟槽81的注入区83，其中，注入区83是向沟槽81注入离子形成的。
[0056]进一步，二氧化硅介质层82厚度为0.1至5微米，沟槽81深度为0.1至10微米。
[0057]本实施例中，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并设置通过向沟槽注入离子所形成的包围沟槽的注入区，以及设置覆盖沟槽表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，增加了离子注入深度和截止环的密度，因而，缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。。另外，由于还采用了在通过热氧化处理，在沟槽表面和有源区表面形成二氧化硅介质层，从而保护了注入区和沟槽侧表面不会受到表面电荷的影响，提高了截止环的可靠性。
[0058]所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，前述各实施例中器件的具体制作方法，可以参考上述方法实施例中的对应过程。
[0059]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【主权项】
1.一种功率半导体器件，包括有源区和位于所述有源区外围的截止环，以及位于所述有源区和所述截止环之间的分压区，其特征在于，所述截止环包括: 至少一个沟槽； 覆盖所述沟槽表面和所述有源区表面的二氧化硅介质层； 包围所述沟槽的注入区； 其中，所述注入区是向所述沟槽注入离子形成的。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件还包括: 位于所述截止环外围的划片槽。
3.根据权利要求1或2所述的功率半导体器件，其特征在于，所述二氧化硅介质层厚度为0.1微米至5微米；所述沟槽深度为0.1微米至10微米。
4.一种功率半导体器件制造方法，所述功率半导体器件包括有源区和位于所述有源区外围的截止环，以及位于所述有源区和所述截止环之间的分压区，其特征在于，包括: 对所述截止环进行刻蚀形成至少一个沟槽； 向所述沟槽注入离子，以形成包围所述沟槽的注入区； 对所述功率半导体器件进行热氧化处理，以形成覆盖所述沟槽表面和所述有源区表面的二氧化硅介质层。
5.根据权利要求4所述的功率半导体器件制造方法，其特征在于，所述功率半导体器件还包括位于所述截止环外围的划片槽； 所述对所述截止环进行刻蚀形成至少一个沟槽，包括: 在所述划片槽、所述分压区和所述有源区表面，以及所述截止环的表面覆盖光刻胶； 刻蚀所述截止环表面预设区域内的光刻胶，以暴露所述截止环的表面； 采用反应离子刻蚀和感应耦合等离子体方法中的一种干法刻蚀方法，刻蚀暴露的所述截止环的表面，以形成所述沟槽； 所述向所述沟槽注入离子，以形成包围所述沟槽的注入区之后，还包括: 去除所述光刻胶。
6.根据权利要求5所述的功率半导体器件制造方法，其特征在于，所述光刻胶厚度为I微米至10微米。
7.根据权利要求4所述的功率半导体器件制造方法，其特征在于，所述对所述功率半导体器件进行热氧化处理包括: 采用干氧氧化或者湿氧氧化方法，进行热氧化处理，以形成覆盖所述沟槽表面和所述有源区表面的所述二氧化硅介质层。
8.根据权利要求4-7任一项所述的功率半导体器件制造方法，其特征在于，所述向所述沟槽注入离子，以形成包围所述沟槽的注入区，包括: 采用多能量注入方法，向所述沟槽的侧壁注入离子，以及向所述沟槽的底部注入离子，以形成包围所述沟槽的所述注入区。
9.根据权利要求8所述的功率半导体器件制造方法，其特征在于，所述离子的注入能量为10KeV至400KeV，所述离子的注入角度为0°至15°，所述离子包括氢离子、氦离子、硼离子、砷离子和铝离子中的至少一种。
10.一种截止环，所述截止环位于功率半导体器件的有源区外围，其特征在于，所述截止环包括: 至少一个沟槽； 覆盖所述沟槽表面的二氧化硅介质层； 包围所述沟槽的注入区； 其中，所述注入区是向所述沟槽注入离子形成的。
【专利摘要】本发明提供一种功率半导体器件及制造方法和截止环，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并设置通过向沟槽注入离子所形成的包围沟槽的注入区，以及设置覆盖沟槽表面和有源区表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，增加了离子注入深度和截止环的密度，因而，缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。
【IPC分类】H01L21-265, H01L29-06, H01L21-02
【公开号】CN104810385
【申请号】CN201410043011
【发明人】李理, 马万里, 赵圣哲
【申请人】北大方正集团有限公司, 深圳方正微电子有限公司
【公开日】2015年7月29日
【申请日】2014年1月29日