半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种半导体装置。
【背景技术】
[0002]例如，专利文献I中公开了一种具备横向型的MISFET的半导体装置。在该半导体装置中，在η型活性区的上表面侧具备η-型漂移区，所述η-型漂移区形成在半导体基板的面临上表面的范围内，且与η型活性区相比η型杂质浓度较低。由此，实现了对在导通工作时电流在半导体基板的上表面区域内集中并流通的情况的抑制。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1:日本特开2012-209459号公报
【发明内容】
[0006]发明所要解决的课题
[0007]可是，在专利文献I的半导体装置中，存在当导通工作时电流在η型活性区的上表面附近集中流通的倾向。由于电流在η型活性区的上表面附近集中并流通，从而半导体装置容易局部发热。
[0008]本发明提供一种能够抑制局部发热的半导体装置。
[0009]用于解决课题的方法
[0010]本发明的第一方式所涉及的半导体装置具有:源极电极、栅电极、漏极电极、第一导电型的第一区域、第二导电型的第二区域、第一导电型的第三区域以及第一导电型的第四区域。第一区域形成在半导体基板中的面临上表面的范围内，并与源极电极连接。第二区域形成在面临上表面的范围内，并与第一区域相接，且隔着栅极绝缘膜而与栅电极对置。第三区域形成在面临上表面的范围内，并与漏极电极连接。第四区域形成在面临上表面的范围内，并形成在第二区域与第三区域之间，且具有:第一漂移区，该第一漂移区形成在第二区域与第三区域之间的面临上表面的范围内；第二漂移区，该第二漂移区与第一漂移区相比第一导电型杂质浓度较高，并与第二区域和第三区域之间的第一漂移区相接；低浓度漂移区，该低浓度漂移区与第一漂移区相比第一导电型杂质浓度较低，且形成在第二区域与第二漂移区之间，第一漂移区和第二漂移区分别与第三区域相接，第一漂移区与第二漂移区相比向第二区域侧突出。
[0011 ] 根据上述方式，能够抑制局部发热。
[0012]在上述方式中，也可以采用如下方式，S卩，第二漂移区形成在第一漂移区的距所述半导体基板的所述上表面较远的一侧。通过该结构，能够使在半导体装置导通工作时电流所流通的路径上下分散。
[0013]在上述方式中，也可以采用如下方式，S卩，第二漂移区形成在第一漂移区的与所述半导体基板的上表面平行的平面上的横向侧。通过该结构，能够使在半导体装置导通工作时电流所流通的路径横向分散。
[0014]在上述方式中，也可以采用如下方式，S卩，第一漂移区与第二区域相接。通过该结构，载流子穿过了沟道之后至被导入至第一漂移区为止的期间的电阻变小。由此，能够使半导体装置低损耗化。
【附图说明】
[0015]图1表示第一实施例的半导体装置的剖视图。
[0016]图2模式化地表示第一实施例的半导体装置的导通工作时的状态。
[0017]图3表示概要地表示第一实施例中的掺杂物量的平均值的分布的曲线图以及概要表示电场强度的曲线图。
[0018]图4模式化地表示第二实施例的半导体装置的俯视图。
[0019]图5表示沿图4中的半导体装置的V-V线的剖视图。
[0020]图6表示沿图4中的半导体装置的V1-VI线的剖视图。
[0021]图7表示沿图4中的半导体装置的VI1-VII线的剖视图。
[0022]图8模式化地表示图4中的半导体装置的导通工作时的状态。
【具体实施方式】
[0023](第一实施例)
[0024]如图1所示，本实施例的半导体装置10具有主要由Si构成的半导体基板11。半导体基板11具有背面层12、形成在背面层12的上表面侧(图1的上侧)的埋入绝缘膜14、形成在埋入绝缘膜14的上表面侧的半导体层16。而且，在半导体基板11的上表面上设置有栅极绝缘膜60、LOCOS (Local Oxidat1n of Silicon，娃的局部氧化)氧化膜62、源极电极70、栅电极80、漏极电极90以及金属配线等(未图示)。本实施例的半导体装置10为横向型的 η 沟道型 MOSFET (Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。
[0025]在半导体层16内设置有η型的源极区20、ρ型的体区30、η型的漏极区40以及η型的漂移区50。源极区20、体区30、漏极区40以及漂移区50分别形成在半导体层16的面临上表面的范围内。而且，漂移区50设置在体区30与漏极区40之间。
[0026]源极区20形成在露出于半导体层16的上表面的范围内。源极区20的η型杂质浓度高于漂移区50的η型杂质浓度。在源极区20的上表面上连接有源极电极70。
[0027]体区30具有P型杂质浓度较高的高浓度区域34以及与高浓度区域34相比ρ型杂质浓度较低的低浓度区域32。体区30与源极区20相接。而且，体区30形成至与埋入绝缘膜14的上表面相接的深度为止。体区30隔着栅极绝缘膜60而与栅电极80对置。体区30被连接于源极电极70。
[0028]漂移区50与体区30和漏极区40相接。漂移区50通过体区30而与源极区20隔开。漂移区50具有第一漂移区52、第二漂移区54、第三漂移区56以及低浓度漂移区58。第一漂移区52的η型杂质浓度N1、第二漂移区54的η型杂质浓度Ν2、第三漂移区56的η型杂质浓度Ν3以及低浓度漂移区58的η型杂质浓度Ν4的关系为Ν4 < NI < Ν2 < Ν3。
[0029]第一漂移区52形成在体区30与漏极区40之间的半导体层16的面临上表面的范围内。第一漂移区52与漏极区40相接。第一漂移区52与第二漂移区52相比向体区30侧突出。而且，第一漂移区52与体区30相接。
[0030]第二漂移区54被设置在第一漂移区52的下方，并与第一漂移区52相接。在此，“下方”是指，距半导体基板11的上表面较远的一侧。以下，在本说明书中均相同。而且，第二漂移区54也与漏极区40相接。第二漂移区54与第三漂移区56相比向体区30侧突出。但是，第二漂移区54不与体区30相接。
[0031]第三漂移区56被设置在第二漂移区54的下方，并与第二漂移区54相接。而且，第三漂移区56也与漏极区40相接。第三漂移区56也不与体区30相接。
[0032]低浓度漂移区58形成在体区30与第二漂移区54之间，以及体区30与第三漂移区56之间。
[0033]漏极区40具有η型杂质浓度较高的高浓度区域44以及与高浓度区域44相比η型杂质浓度较低的低浓度区域42。漏极区40形成至与埋入绝缘膜14的上表面相接的深度为止。而且，漏极区40与漂移区50相接。在漏极区40的上表面上连接有漏极电极90。
[0034]在本实施例中，上述的第一漂移区52、第二漂移区54以及第三漂移区56与漏极区40中的低浓度区域42相接。低浓度区域42的η型杂质浓度高于第一漂移区52、第二漂移区54以及第三漂移区56各自的η型杂质浓度。但是，低浓度区域42的η型杂质浓度也可以低于第一漂移区52、第二漂移区54以及第三漂移区56中的任意一个，或者低于第一漂移区52、第二漂移区54以及第三漂移区56中所有的η型杂质浓度。
[0035]如图1所示，栅极绝缘膜60以横跨体区30的上表面和漂移区50的一部分上表面的方式被形成。LOCOS氧化膜62形成在未形成有栅极绝缘膜60的部分的漂移区50的上表面上。栅电极80以横跨栅极绝缘膜60的上表面以及LOCOS氧化膜62的一部分上表面的方式被形成。如上所述，栅电极80隔着栅极绝缘膜60而与将源极区20和第一漂移区52隔开的范围内的体区30对置。
[0036]接下来，对本实施例的半导体装置10的动作进行说明。当向源极电极70与漏极电极90之间施加漏极电极90成为正的电压(即，相对于半导体装置10的正向电压)，并向栅电极80施加预