碳化硅半导体器件及其制造方法
【技术领域】
[0001] 本发明涉及碳化硅半导体器件和制造碳化硅半导体器件的方法。
【背景技术】
[0002] 关于作为广泛使用的功率半导体器件的Si (硅）MOSFET (金属氧化物半导体场效 应晶体管），击穿电压的主要确定因素是用作击穿电压保持区的漂移层可耐受的电场强度 的上限。由Si制成的漂移层在被供应大约0.3MV/cm或更大的电场的部分被击穿。因此，要 求抑制电场强度，使其小于MOSFET的整个击穿电压保持区中的预定值。最简单的方法是提 供具有低杂质浓度的击穿电压保持区。然而，这种方法不利地提供MOSFET的大导通电阻。 换句话讲，导通电阻和击穿电压之间有折衷关系。
[0003] 关于典型的Si M0SFET，日本专利特许公开No. 9-191109说明在考虑到由Si的性 质值导致的理论限制的情况下导通电阻和击穿电压之间的折衷关系。为了消除这个折衷， 公开了在设置在漏电极上的n型衬底上设置的n基底层中添加下p型嵌入层和上p型嵌入 层。通过下P型嵌入层和上嵌入层，n基底层被划分成均具有相等厚度的下级、中级和上级。 根据这个公开，电压因这三级中的每个被保持相等，由此，各级的最大电场被保持等于或小 于临界电场强度。
[0004] 引用列表
[0005] 专利文献
[0006] PTD1 :日本专利特许公开No. 9-191109
【发明内容】
[0007] 技术问题
[0008] 作为提供针对上述折衷的进一步改进的方法，近年来，已经在积极讨论使用 SiC(碳化硅）替代Si。不同于Si，SiC是能够充分耐受0.4MV/cm或更高的电场强度的材 料。因此，SiC MOSFET能够耐受比Si MOSFET能够耐受的高的电场。当施加此高电场时，出 现的问题在于，因电场集中在MOSFET结构中的特定位置，导致击穿。例如，在沟槽型MOSFET 的情况下，在栅绝缘膜的底部部分（特别是，沟槽的拐角部分）中因电场集中造成的栅绝缘 膜的击穿现象是击穿电压的主要确定因素。因此，在Si半导体器件和SiC半导体器件之间， 击穿电压的确定因素有所不同。因此，如果为了提高SiC半导体器件的击穿电压而仅仅应 用假定使用Si的上述公开的技术，则使用SiC的物理性质的优点实现击穿电压的提高是不 充分的。
[0009] 本发明致力于解决上述问题，目的是提供具有高击穿电压的碳化硅半导体器件和 制造碳化娃半导体器件的方法。
[0010] 问题的解决方案
[0011] 本发明的一种碳化硅半导体器件，包括设置有半导体元件的元件部和环绕所述 元件部的终端部，所述碳化硅半导体器件包括：碳化硅膜、栅绝缘膜、栅电极、第一主电极和 第二主电极。所述碳化硅膜具有第一范围和第二范围，所述第一范围构成所述第一主表面， 所述第二范围构成所述第二主表面，所述第一范围和所述第二范围在所述第一范围和所述 第二范围之间具有与所述第一主表面和所述第二主表面隔离的界面IF。所述第一范围包括 第一击穿电压保持层、电荷补偿区、第一结终端区和第一保护环区，所述第一击穿电压保持 层构成所述第一主表面并且具有第一导电类型，所述电荷补偿区被部分地设置在所述界面 处的所述元件部中并且具有第二导电类型，所述第一结终端区被部分地设置在所述界面处 的所述终端部中，所述第一结终端区接触所述电荷补偿区，所述第一结终端区环绕所述元 件部，所述第一结终端区具有所述第二导电类型，所述第一结终端区的杂质浓度低于所述 电荷补偿区的杂质浓度，所述第一保护环区被设置成与所述界面处的所述终端部中的所述 第一结终端区隔离，所述第一保护环区环绕所述界面处的所述元件部，所述第一保护环区 具有所述第二导电类型。所述第二范围包括第二击穿电压保持层、沟道形成区和源区。所 述第二范围包括第二击穿电压保持层、沟道形成区和源区，所述第二击穿电压保持层构成 所述界面并且具有所述第一导电类型，所述沟道形成区被设置在所述第二击穿电压保持层 处的所述元件部中并且具有所述第二导电类型，所述源区被设置在所述沟道形成区上，所 述源区通过所述沟道形成区来与所述第二击穿电压保持层隔离，所述源区具有所述第一导 电类型，所述第一击穿电压保持层和所述第二击穿电压保持层构成所述元件部中的击穿电 压保持区。栅绝缘膜，所述栅绝缘膜具有在所述沟道形成区上将所述第二击穿电压保持层 和所述源区彼此连接的部分。栅电极，所述栅电极用于在所述碳化硅半导体器件的导通状 态和截止状态之间切换，所述栅电极被设置在所述栅绝缘膜上。第一主电极，所述第一主电 极面对所述第一主表面；以及第二主电极，所述第二主电极接触所述第二主表面上的所述 源区。当在所述第一主电极和所述第二主电极之间施加电压以在所述截止状态期间在所述 击穿电压保持区中达到〇. 4MV/cm以上的最大电场强度时，所述元件部内的所述第二范围 中的最大电场强度被配置为小于所述第一范围中的最大电场强度的2/3。
[0012] 根据上述碳化硅半导体器件，使用碳化硅作为半导体器件的材料，使得可以操纵 给半导体器件的击穿电压保持区供应〇. 4MV/cm或更高的最大电场的高电压。此外，所述碳 化硅半导体器件被配置为使得所述元件部内的第二范围中的最大电场强度小于所述第一 范围中的最大电场强度的2/3。因此，使用作击穿电压的确定因素的元件部内的第二范围中 的电场强度较低。相反地，当在元件部内，第一范围中的最大电场强度超过第二范围中的最 大电场强度的1.5倍大的电场强度时，使没有用作击穿电压的确定因素的第一范围中的最 大电场强度较高。因此，可向碳化硅半导体器件施加高电压。换句话讲，击穿电压可增大。
[0013] 所述第二范围包括第二结终端区和第二保护环区，所述第二结终端区被部分地设 置在所述第二主表面处的所述终端部中，所述第二结终端区接触所述沟道形成区，所述第 二结终端区环绕所述元件部，所述第二结终端区具有所述第二导电类型，所述第二结终端 区具有比所述沟道形成区的杂质浓度低的杂质浓度，所述第二保护环区被设置成与所述第 二主表面处的所述终端部中的所述第二结终端区隔离，所述第二保护环区环绕所述第二主 表面处的所述元件部，所述第二保护环区具有所述第二导电类型。因此，击穿电压可进一步 增大。
[0014] 所述碳化硅膜具有沟槽，所述沟槽具有包括由所述沟道形成区构成的部分的侧壁 表面，并且在使所述栅绝缘膜介于所述栅电极和所述侧壁表面之间的情况下，来将所述栅 电极设置在所述侧壁表面上。因此，沟槽型碳化硅半导体器件的击穿电压可增大。
[0015] 所述沟槽的所述侧壁表面包括具有为{0-33-8}的面取向的第一面。在这种情况 下，沟道形成在具有为{0-33-8}的面取向的表面中，从而减小导通电阻中的沟道电阻的比 率。因此，在保持导通电阻等于或小于预定值的同时，因击穿电压保持区造成的电阻可增 大。因此，可使击穿电压保持区的杂质浓度较小。因此，击穿电压可进一步增大。
[0016] 所述沟槽的所述侧壁表面微观上包括所述第一面，并且所述侧壁表面微观上还包 括具有为{0-11-1}的面取向的第二面。因此，可进一步抑制导通电阻。因此，由于以上提 到的相同原因，击穿电压可进一步增大。
[0017] 所述沟槽的所述侧壁表面的所述第一面和所述第二面构成具有为{0-11-2}的面 取向的组合面。因此，可抑制导通电阻。因此，由于以上提到的相同原因，击穿电压可进一 步增大。
[0018] 本发明中的制造碳化硅半导体器件的方法是一种制造包括设置有半导体元件的 元件部和环绕所述元件部的终端部的碳化硅半导体器件的方法。所述碳化硅半导体器件具 有碳化硅膜，所述碳化硅膜具有第一主表面和与所述第一主表面相反的第二主表面，所述 碳化硅膜具有第一范围和第二范围，所述第一范围构成所述第一主表面，所述第二范围构 成所述第二主表面，所述第一范围和所述第二范围在所述第一范围和所述第二范围之间具 有与所述第一主表面和所述第二主表面隔离的界面IF。所述制造碳化硅半导体器件的方法 包括以下步骤。
[0019] 在衬底上形成所述第一范围，形成所述第一范围的步骤包括：形成第一击穿电压 保持层的步骤，和在形成所述第一击穿电压保持层的步骤之后形成电荷补偿区、第一结终 端区和第一保护环区的步骤，所述第一击穿电压保持层构成所述第一主表面并且具有第一 导电类型，所述电荷补偿区被部分地设置在所述界面处的所述元件部中并且具有第二导电 类型，所述第一结终端区被部分地设置在所述界面处的所述终端部中，所述第一结终端区 接触所述电荷补偿区，所述第一结终端区环绕所述元件部，所述第一结终端区具有所述第 二导电类型，所述第一结终端区的杂质浓度低于所述电荷补偿区的杂质浓度，所述第一保 护环区被设置成与所述界面处的所述终端部中的所述第一结终端区隔离，所述第一保护环 区环绕所述界面处的所述元件部，所述第一保护环区具有所述第二导电类型；在形成所述 第一范围的步骤之后形成所述第二范围，形成所述第二范围的步骤包括：形成第二击穿电 压保持层的步骤，和形成沟道形成区和源区的步骤，所述第二击穿电压保持层构成所述界 面并且具有所述第一导电类型，所述沟道形成区被设置在所述第二击穿电压保持层处的所 述元件部中并且具有所述第二导电类型，所述源区被设置在所述沟道形成区处，所述源区 通过所述沟道形成区来与所述第二击穿电压保持层隔离，所述源区具有所述第一导电类 型，所述第一击穿电压保持层和所述第二击穿电压保持层构成所述元件部中的击穿电压保 持区；形成具有在所述沟道形成区上将所述第二击穿电压保持层和所述源区彼此连接的 部分的栅绝缘膜；形成栅电极，所述栅电极用于在所述碳化硅半导体器件的导通状态和截 止状态之间切换，所述栅电极被设置在所述栅绝缘膜上；形成面对所述第一主表面的第一 主电极；以及形成与所述第二主表面上的所述源区接触的第二主电极，当在所述第一主电 极和所述第二主电极之间施加电压以在所述截止状