阵列基板及其制作方法、显示器件的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、显示器件。
【背景技术】
[0002]阵列基板的制作过程中，由于机台搬运以及制程等原因，不可避免的会引入静电放电(Electro-Static Discharge，简称ESD)现象。由于静电的累积，在阵列基板上的导体部分将形成明显的电位差异，一旦发生静电放电，瞬间产生的高电压或高电流会造成阵列基板上的半导体层或者金属走线的性能下降甚至被破坏，使得阵列基板的性能下降甚至被破坏，从而降低产品良率。
[0003]现有技术在，对阵列基板常见的静电防护方法有:
[0004]1、设计防护电路，所述防护电路包括薄膜晶体管，利用薄膜晶体管在大的开启电压下，输出电流成指数级增加的现象，将静电的冲击电流经由所述薄膜晶体管泄放到参考电平或者大的阻容网络上。
[0005]2、设计一系列尖端放电点，在尖端放电图形形成后，静电发生在尖端放电附近时，可以借由尖端放电点放电，泄放静电能量，从而保护有效走线。
[0006]以上方法的缺点有:
[0007]1、依靠防护电路保护时，依赖于薄膜晶体管的形成，一般而言，薄膜晶体管的形成至少现有完成两层金属的沉积和一道绝缘层的干刻蚀，因此，对于薄膜晶体管制作完成之前的制程中的静电，完全没有防护能力。在有些制程中，甚至直到最后整个工艺的最后一步，才能完成静电防护电路，此时的防护电路对消除阵列基板制程中的静电意义不大。
[0008]2、当设计一系列尖端放电点时，由于能量的泄放依赖金属尖端产生很大的电场，达到击穿绝缘层的程度，静电的能力才能泄放，而静电放电的发生位置随机，能量随机，很难保证每次都能顺利产生放电。
【发明内容】
[0009]本发明提供一种阵列基板及其制作方法、显示器件，用以有效对阵列基板的制程中进行静电保护。
[0010]为解决上述技术问题，本发明实施例中提供一种阵列基板的制作方法，包括:
[0011]形成多条用于传输同一信号的信号线；
[0012]形成用于电性连接所述多条信号线的连通线；
[0013]在所述多条信号线上形成第一绝缘层，对所述第一绝缘层进行构图工艺，形成第一过孔；
[0014]形成保护层，所述连通线对应所述第一过孔所在区域的部分被所述保护层覆盖，用于保护所述连通线；
[0015]在所述第一绝缘层上形成至少一个第二绝缘层，形成每个所述第二绝缘层的步骤包括:
[0016]对所述第二绝缘层进行构图工艺，形成第二过孔，所述第二过孔和第一过孔的位置对应；
[0017]在完成所有第二绝缘层的制作之后，所述制作方法还包括:
[0018]去除所述保护层对应所述第一过孔所在区域的部分；
[0019]在所述第一过孔对应的位置断开所述连通线，从而断开所述多条信号线之间的电性连接。
[0020]如上所述的制作方法，优选的是，在形成所述至少一个第二绝缘层之前，所述制作方法还包括:
[0021]形成第一导电层的图案，由所述第一导电层形成所述保护层。
[0022]如上所述的制作方法，优选的是，在形成每个所述第二绝缘层之前，均形成所述第一导电层的图案，由至少一个所述第一导电层形成所述保护层。
[0023]如上所述的制作方法，优选的是，所述阵列基板包括用于传输不同信号的至少两种信号线，所述阵列基板的至少两种信号线对应的连通线电性连接。
[0024]如上所述的制作方法，优选的是，去除所述保护层对应所述第一过孔所在区域的部分之前，所述制作方法还包括:
[0025]断开不同种信号线对应的连通线之间的电性连接。
[0026]如上所述的制作方法，优选的是，在所述第一过孔对应的位置断开所述连通线之后，所述制作方法还包括:
[0027]在所述连通线的断开处形成第三绝缘层。
[0028]如上所述的制作方法，优选的是，所述阵列基板为底栅型薄膜晶体管阵列基板，所述信号线包括多条栅线和多条数据线，所述连通线包括用于电性连接所述多条栅线的第一连通线和用于电性连接所述多条数据线的第二连通线；
[0029]所述制作方法具体包括:
[0030]形成栅金属层，对所述栅金属层进行构图工艺，形成多条栅线和用于电性连接所述多条栅线的第一连通线；
[0031]在所述多条栅线上形成栅绝缘层，对所述栅绝缘层进行构图工艺，形成第一过孔和第三过孔，露出所述第一过孔和第三过孔所在区域的第一连通线；
[0032]在所述栅绝缘层上形成源漏金属层，对所述源漏金属层进行构图工艺，形成多条数据线、用于电性连接所述多条数据线的第二连通线和所述保护层，所述第一连通线对应所述第一过孔所在区域的部分被所述保护层覆盖，所述第二连通线通过所述第三过孔与所述第一连通线电性连接；
[0033]在所述源漏金属层上形成钝化层，对所述钝化层进行构图工艺，形成第二过孔、第四过孔和第五过孔，所述第二过孔和第一过孔的位置对应，所述第四过孔和第三过孔的位置对应；
[0034]采用湿法刻蚀去除所述第二连通线对应所述第四过孔所在区域的部分，从而断开所述第二连通线与所述第一连通线的电性连接；
[0035]采用湿法刻蚀去除所述保护层，以及所述第一连通线对应第一过孔所在区域的部分，断开所述第一连通线，从而断开所述多条栅线之间的电性连接；
[0036]采用湿法刻蚀去除所述第二连通线对应所述第五过孔所在区域的部分，断开所述第二连通线，从而断开所述多条数据线之间的电性连接。
[0037]如上所述的制作方法，优选的是，对所述源漏金属层进行构图工艺，形成多条数据线、用于电性连接所述多条数据线的第二连通线和所述保护层具体包括:
[0038]在所述源漏金属层上涂覆光刻胶，对所述光刻胶进行曝光，显影，形成光刻胶保留区域和光刻胶不保留区域，所述光刻胶保留区域至少对应所述数据线、第二连通线和保护层所在的区域，所述光刻胶不保留区域对应其他区域；
[0039]刻蚀掉光刻胶不保留区域的源漏金属层；
[0040]剥离所述光刻胶保留区域的的光刻胶，形成所述数据线、第二连通线和保护层。
[0041]本发明实施例中还提供一种阵列基板，由如上所述的制作方法制得。
[0042]本发明实施例中还提供一种显示器件，包括如上所述的阵列基板。
[0043]本发明的上述技术方案的有益效果如下:
[0044]上述技术方案中，在制作阵列基板时，形成连通多条信号线的连通线，增加了走线的阻容值，提高了对静电的吸收能力，由于只需制作一层连通线就可以实现静电保护，使得在阵列基板制程的大部分时间内，都能够对阵列基板进行静电保护。所述连通线上覆盖有至少两个绝缘层，形成每个绝缘层的步骤包括在所述绝缘层中形成过孔，且所述至少两个绝缘层中的过孔位置对应，用于断开所述连通线，避免了对多个绝缘层的长时间干法刻蚀，大大减少了过孔形成过程中引入的静电。并形成保护层，所述连通线对应所述过孔所在区域的部分被所述保护层覆盖，用于保护所述连通线在阵列基板的制程中不会被断开，起到静电保护作用。在完成所有绝缘层的制作后，通过所述过孔断开所述连通线，从而断开所述多条信号线之间的电性连接。
【附图说明】
[0045]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0046]图1表示本发明实施例中阵列基板的某一信号线及其连通线的结构示意图；
[0047]图2-图4表示本发明实施例中阵列基板的制作过程示意图一；
[0048]图5表不图1沿A-A的局部剖视图一；
[0049]图6-图8表示本发明实施例中阵列基板的制作过程示意图二 ；
[0050]图9表示图1沿A-A的局部剖视图二 ；
[0051]图10和图11表示本发明实施例中阵列基板的制作过程示意图三；
[0052]图12和图13表示本发明