r>[0070]如图2B所示，提供一具有多个金属柱220的电子组件22，且该金属柱220的材质为铜。
[0071]于本实施例中，该电子组件22为封装基板构形。具体地，提供一具有相对的第三表面22a及第四表面22b的基材22c，该第三表面22a上具有多个焊垫221a，且该第四表面22b上具有多个电性接触垫221b，又该基材22c的第三及第四表面22a，22b上具有例如防焊层的绝缘保护层223，且该绝缘保护层223形成有多个开孔223a，以藉该些开孔223a外露该些焊垫221a及电性接触垫221b。
[0072]此外，于该基材22c的电性接触垫221b的外露表面上电镀形成例如铜柱的金属柱220。
[0073]如图2C所示，对应结合该金属柱220与该导电凸块210a，使该电子组件22堆栈于该封装基板21上，且该半导体组件20位于该电子组件22与该封装基板21之间，并经由回焊该焊锡材211，令该金属柱220与该导电凸块210a形成导电组件23。
[0074]于本实施例中，该电子组件22藉由该些导电组件23电性连接该封装基板21，且该金属柱220接触该金属球210。
[0075]如图2D所示，于该封装基板21的第一表面21a (即其上的绝缘保护层213)及该电子组件22的第四表面22b (即其上的绝缘保护层223)之间形成封装材25，并包覆该些导电组件23与该半导体组件20。
[0076]如图2E所示，于该封装基板21的植球垫212的外露表面上结合焊球24。
[0077]本发明的制法中，藉由该金属柱220与多层表皮金属球210的对接，使回焊时的融接处仅发生于该金属柱220的底端，以减少融接处，所以能避免发生桥接现象，以提升产品的良率，且能满足细间距(fine pitch)的需求。
[0078]此外，因该金属柱220与该金属球210于回焊时的体积及高度的公差小，即尺寸变异容易控制，使接点不易产生缺陷，而有效提升电性连接品质，且该导电组件23所排列成的栅状数组(grid array)的共面性(coplanarity)良好，以易于控制产品高度,且该封装基板21与该电子组件22之间不会呈倾斜接置。
[0079]另外，该封装基板21与该电子组件22之间不仅藉由该导电组件23作支撑，且藉由例如封模方式(molding)使该封装材25填满该封装基板21与该电子组件22之间的空隙，所以可避免该封装基板21与该电子组件22发生翘曲(warpage)。
[0080]图3A至图3B为本发明的封装堆栈结构3的制法的第二实施例的剖视示意图。本实施例与第一实施例的主要差异在于形成封装材的步骤。
[0081]如图3A所示，于堆栈制程前，形成封装材35于该封装基板21上，以包覆该些导电凸块210a与该半导体组件20，且该封装材35还形成于该封装基板21与该半导体组件20之间。接着，形成多个开口 350于该封装材35上，以令该些导电凸块210a对应外露于该些开口 350。
[0082]于本实施例中，也可先形成底胶36于该封装基板21与该半导体组件20之间，再形成该封装材35，如图3A’所示。
[0083]此外，该电子组件32为半导体组件，例如芯片的主动组件、或者例如电阻、电容及电感等的被动组件，所以该电子组件32具有相对的作用面32a与非作用面32b，于该作用面32a上具有多个电极垫320，使该些金属柱220对应形成于该电极垫320上。
[0084]如图3B所示，对应结合该金属柱220与该导电组件210a，使该电子组件32堆栈于该封装基板21上，并经由回焊制程，使该金属柱220与该导电凸块210a形成导电组件23。
[0085]此外，可不设置该半导体组件20于该封装基板21上，如图3B’所示的封装堆栈结构3，。
[0086]本发明的制法藉由先形成封装材25以包覆该些导电凸块210a，再形成该些开孔350以对应外露各该导电凸块210a的顶面，因而于之后该金属柱220结合该导电凸块210a时，该封装材35能隔离各该导电组件23，即增加隔离各该导电组件23的效果。
[0087]本发明还提供一种封装堆栈结构2，3, 3’，包括:相堆栈的一封装基板21以及一电子组件22，32。
[0088]所述的封装基板21具有多个导电凸块210a，该导电凸块210a具有金属球210与包覆该金属球210的焊锡材211。
[0089]所述的电子组件22，32为另一封装基板或半导体组件，其具有多个金属柱220，且该些金属柱220对应结合该些导电凸块210a，使该电子组件22，32堆栈于该封装基板21上，并令该些金属柱220接触该些金属球210，使该金属柱220与该导电凸块210a形成导电组件23，以藉由该些导电组件23电性连接该封装基板21与该电子组件22，32。
[0090]于一实施例中，该导电凸块210a’还具有位于该金属球210中的绝缘体210’。[0091 ] 于一实施例中，所述的封装堆栈结构2，3还包括设于该封装基板21上的半导体组件20，且该半导体组件20位于该电子组件22，32与该封装基板21之间。又包括形成于该封装基板21与该半导体组件20之间的底胶36。
[0092]于一实施例中，所述的封装堆栈结构2还包括形成于该电子组件22与该封装基板21之间的封装材25，其包覆该些导电组件23。
[0093]于一实施例中，所述的封装堆栈结构3，3’还包括形成于该封装基板21上且包覆该些导电凸块210a的封装材35，其具有多个开口 350，以令该些导电凸块210a对应外露于该些开口 350，以供结合该金属柱220。
[0094]综上所述，本发明的封装堆栈结构及其制法，主要藉由金属柱与金属球的对接，以利于堆栈作业，且因尺寸变异容易控制，所以容易呈垂直接置，并有利于固定接点，而不会广生桥接现象，以提升广品的良率。
[0095]上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
【主权项】
1.一种封装堆栈结构，其包括: 封装基板，其具有多个导电凸块，各该导电凸块由金属球与包覆该金属球的焊锡材所构成；以及 电子组件，其具有多个金属柱，且该些金属柱对应结合该些导电凸块，使该电子组件堆栈于该封装基板上，并令该金属柱与该导电凸块形成导电组件。2.如权利要求1所述的封装堆栈结构，其特征在于，该导电凸块还具有位于该金属球中的绝缘体。3.如权利要求1所述的封装堆栈结构，其特征在于，该电子组件为另一封装基板或半导体组件。4.如权利要求1所述的封装堆栈结构，其特征在于，该结构还包括设于该封装基板上的半导体组件。5.如权利要求4所述的封装堆栈结构，其特征在于，该半导体组件位于该电子组件与该封装基板之间。6.如权利要求4所述的封装堆栈结构，其特征在于，该结构还包括形成于该封装基板与该半导体组件之间的底胶。7.如权利要求1所述的封装堆栈结构，其特征在于，该结构还包括形成于该电子组件与该封装基板之间的封装材，其包覆该些导电组件。8.如权利要求1所述的封装堆栈结构，其特征在于，该结构还包括形成于该封装基板上且包覆该些导电凸块的封装材，其具有多个开口，以令该些导电凸块对应外露于该些开口，以供结合该金属柱。9.一种封装堆栈结构的制法，其包括: 提供一封装基板与一具有多个金属柱的电子组件，该封装基板上具有多个导电凸块，各该导电凸块由金属球与包覆该金属球的焊锡材所构成；以及 对应结合该金属柱与该导电凸块，使该电子组件堆栈于该封装基板上，令该金属柱与该导电凸块形成导电组件。10.如权利要求9所述的封装堆栈结构的制法，其特征在于，该导电凸块还具有位于该金属球中的绝缘体。11.如权利要求9所述的封装堆栈结构的制法，其特征在于，该电子组件为另一封装基板或半导体组件。12.如权利要求9所述的封装堆栈结构的制法，其特征在于，该制法还包括设置半导体组件于该封装基板上。13.如权利要求12所述的封装堆栈结构的制法，其特征在于，该半导体组件位于该电子组件与该封装基板之间。14.如权利要求12所述的封装堆栈结构的制法，其特征在于，该制法还包括形成底胶于该封装基板与该半导体组件之间。15.如权利要求9所述的封装堆栈结构的制法，其特征在于，该制法还包括于对应结合该金属柱与该导电凸块之后，形成封装材于该电子组件与该封装基板之间，以包覆该些导电组件。16.如权利要求9所述的封装堆栈结构的制法，其特征在于，该制法还包括于对应结合该金属柱与该导电凸块之前，形成封装材于该封装基板上，以包覆该些导电凸块，再形成多个开口于该封装材上，以令该些导电凸块对应外露于该些开口。
【专利摘要】一种封装堆栈结构及其制法，该封装堆栈结构包括：具有多个导电凸块的封装基板、以及具有多个金属柱的电子组件，该导电凸块具有金属球与包覆该金属球的焊锡材，且该些金属柱对应结合该些导电凸块，使该电子组件堆栈于该封装基板上，并令该金属柱与该导电凸块形成导电组件，以藉由该金属球与该金属柱的对接，以利于堆栈作业。
【IPC分类】H01L21/98, H01L23/00, H01L23/28, H01L23/31, H01L25/065
【公开号】CN104900596
【申请号】CN201410089037
【发明人】徐逐崎, 王隆源, 江政嘉, 施嘉凯, 黄淑惠
【申请人】矽品精密工业股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月12日
【公告号】US20150255360