存储器的制造方法
【技术领域】
[0001]本申请涉及存储器，具体涉及包括电阻开关存储元件和反熔丝元件的存储器。
【背景技术】
[0002]非易失性存储器储存容量的市场大小继续以指数速率增加。增长动力包括消费者物品，例如智能电话、平板电脑和个人计算机。用于这些应用的最流行类型的非易失性存储器之一是快闪存储器。快闪存储器的优点之一在于它可用在单元配置中，例如NAND，其提供每一单元大小非常小的一个晶体管，这在过去已经提供了极好的可缩放性或最小特征大小的减小。随着硅基互补金属氧化物半导体(CMOS)技术快速接近它们的微型化极限，在所述娃基互补金属氧化物半导体(CMOS)技术的情况下观察到继续缩放或最小特征大小减小的局限性。该继续缩放一部分是S12栅极氧化物的厚度减小的结果。S12栅极氧化物电介质厚度的进一步减小将由于电子和空穴穿过所述电介质的量子力学隧道效应而导致较高的漏电流，其将导致不可接受的总功耗水平。福勒-诺德海姆(Fowler-Nordheim)隧道效应是比约2纳米(nm)厚的氧化物的主导漏电流机制。福勒-诺德海姆隧道效应有时可能导致氧化物的软击穿，其是由热逃逸引起的，但一般不导致永久泄漏路径。对于具有小于2nm的厚度的氧化物，直接隧道效应电流趋向于支配且可能导致该氧化物的硬击穿。当由软击穿引起的热逃逸变得显著且由于该氧化物的不可逆转的和灾难性的击穿而导致永久电流传导路径时，硬击穿发生。
[0003]正在研宄使用高介电常数(例如高-k)材料代替目前的S12栅极氧化物材料，因为这些材料可以通过进一步的电氧化物厚度减小来提供继续缩放，同时将物理氧化物厚度维持在足以保持栅极漏电流低的水平。这些较高电容率介电材料提供继续缩放所必要的较高电容，而且还具有硬击穿电压电平(表示为兆伏每厘米介电材料厚度)，其低于常规S12栅极氧化物材料并且对于典型的半导体应用来说可能太低。J.McPherson, J.Kim,A.Shanware, H.Mogul 和 J.Rodriguez 的文章 “Proposed Universal Relat1nshipBetween Dielectric Breakdown and Dielectric Constant，，( 2002 IEEE Internat1nalElectron Device Meeting (IEDM) Technical Digest, pp.633-636， Dec.8-11, 2002,San Francisco, USA)已经表明电介质击穿电压与介电材料的介电常数k有反比关系。对于所研宄的10种介电材料，电介质击穿电压强度被示为随着所测量材料的介电常数增大而降低。
[0004]高_k介电材料也正在被研宄用于新的非易失性存储器概念中，其还可以提供继续缩放以及每一单元最小大小真正一个晶体管的承诺。这些概念基于高_k金属氧化物材料中的随机访问存储器电阻开关。D.Wouters的教程“Resistive Switching Devices andMaterials for Future Memory Applicat1ns，， (43rd IEEE Semiconductor InterfaceSpecialists Conference (SISC), San Diego, 5 December 2012)，描述了针对包括位于两个端子之间的金属氧化物材料的两端存储器件的电阻开关概念。电阻开关行为可以根据所用的材料而变化并且被分类成两种类型，这两种类型是单极和双极。在单极电阻开关的情况下，该开关依赖于被施加到两个端子的电压的幅度，而不依赖于极性。第一次存储器件从高阻状态(HRS)切换到低阻状态(LRS)的时候，形成电压被施加到端子以将该器件从HRS切换到LRS。在形成过程之后，通过施加复位电压将存储器件从LRS切换到HRS，以及通过施加设置电压将存储器件从HRS状态切换到LRS。形成电压等于或大于设置电压并且设置电压大于复位电压。形成电压与金属氧化物的厚度成比例并且引起类似于金属氧化物中的软击穿的现象。形成电压引起通过金属氧化物的漏电流显著增加，但是没有引起对金属氧化物的永久损伤。对于相同的材料，形成电压必须小于硬击穿电压，因为硬击穿是金属氧化物的不可逆转的和永久性的击穿。电流顺应性(current compliance)用于控制通过金属氧化物的电流以便避免硬击穿。在双极电阻开关的情况下，该开关依赖于所施加电压的极性。形成电压在量值上等于或大于设置电压并且它们都具有相同的极性(例如，正的)。复位电压具有与形成和设置电压相反的极性(例如，负的)并且具有小于形成电压的量值的量值。
[0005]这些基于高_k金属氧化物材料中的电阻开关的新的非易失性存储器概念由于所用的金属氧化物材料开发的早期阶段而具有有限的可靠性，包括有限的热稳定性。可能导致的一个问题是使用电阻开关的存储器一旦被编程就可能在存在高温(例如将已封装的器件组装或焊接到印刷电路板所需的那些高温)的情况下丢失信息。已经用于试图克服该问题的一个解决方案是在存储器内并入多晶硅或激光熔丝，所述存储器可以例如被编程以将冗余位并入存储器阵列中，所述冗余位可以代替错误位。该解决方案的负面结果是附加电路必须用于冗余位、熔丝和相关联的控制电路，其将增大存储器管芯大小并对这种类型的存储器可以提供的缩放好处产生负面影响。
【发明内容】
[0006]根据存储器的实施例，该存储器包括形成在第一层内的第一电极和第二电极以及包括形成在第二层内的第三电极和第四电极。该存储器包括电阻开关存储元件和反熔丝元件。电阻开关存储元件包括金属氧化物层并被布置在第一电极和第三电极之间。金属氧化物层具有第一厚度和对应于第一厚度的形成电压。反熔丝元件包括介电层并被布置在第二电极和第四电极之间。介电层具有小于第一厚度的第二厚度和小于形成电压的电介质击穿电压。
[0007]根据存储器阵列的实施例，该存储器阵列包括第一导体的第一阵列和第二导体的第二阵列。该存储器阵列包括多个电阻开关存储单元和多个反熔丝单元。该多个电阻开关存储单元的每一个电阻开关存储单元包括电阻开关存储器件并被耦合在第一导体之一和第二导体之一之间。电阻开关存储器件包括金属氧化物层，该金属氧化物层具有第一厚度和对应于第一厚度的形成电压。该多个反熔丝单元的每一个反熔丝单元包括反熔丝器件并被耦合在第一导体之一和第二导体之一之间。反熔丝器件包括介电层，该介电层具有小于第一厚度的第二厚度和小于形成电压的电介质击穿电压。金属氧化物层和介电层形成在存储器阵列内的相同层内，并且该多个电阻开关存储单元和该多个反熔丝器件均在存储器阵列内具有相同的面积，该面积由第一导体节距和第二导体节距限定。
[0008]根据形成存储器的方法的实施例，该方法包括在半导体衬底上方的第一层内形成第一电极和第二电极，以及在第一层上方形成电阻开关存储元件和反熔丝元件。电阻开关存储元件包括金属氧化物层并电接触第一电极。金属氧化物层具有第一厚度和对应于第一厚度的形成电压。反熔丝元件包括介电层并电接触第二电极。介电层具有小于第一厚度的第二厚度和小于形成电压的电介质击穿电压。该方法还包括在电阻开关存储元件和反熔丝元件上方的第二层内形成第三电极和第四电极。第三电极电接触电阻开关存储元件以及第四电极电接触反熔丝元件。
[0009]本领域技术人员在阅读了以下详细描述以及查看了附图之后将认识到附加的特征和优点。
【附图说明】
[0010]图中的元件不必要相对于彼此按比例。类似的参考数字指明对应的相似部分。各种所示的实施例的特征可以被组合，除非它们互相排斥。实施例在图中被描绘并且在接着的描述中被详述。
[0011]图1示出包括电阻开关存储单元和反熔丝单元的存储器阵列的实施例的示意图。
[0012]图2A-2C示出电阻开关存储单元和反熔丝单元的三个实施例的示意图。
[0013]图3A-3B分别示出图2A中所示的电阻开关存储单元和反熔丝单元的实施例的截面图和顶部俯视图。
[0014]图3C-3D示出图2B-2C中分别所示的电阻开关存储单元和反熔丝单元的两个实施例的截面图。
[0015]图4A-4C示出用于形成电阻开关存储单元和反熔丝单元的过程的实施例的截面图。
[0016]图5示出电阻开关存储单元和反熔丝单元的实施例的截面图。
[0017]图6示出电阻开关存储单元和反熔丝单元的实施例的截面图。
[0018]图7示出用于形成存储器的方法的实施例的流程图。
[0019]图8示出图1中所示的存储器阵列的一部分的实施例的透视图。
【具体实施方式】
[0020]图1示出存储器阵列100的实施例的示意图。存储器阵列100包括电阻开关存储单元102和反熔丝单元104。在所示的实施例中，电阻开关存储单元102和反熔丝单元104是非易失性存储单元。反熔丝单元104位于以106指明的区域内并且位于区域106外面的单元是电阻开关存储单元102。尽管在图1中示出了有限数目的电阻开关存储单元102和反熔丝单元104，但是在其它实施例中，存储器阵列100可以包括任何合适数目的电阻开关存储单元102和反熔丝单元104。在其它实施例中，区域106可以包括仅一个反熔丝单元104或多于一个的反熔丝单元104。在其它实施例中，可以存在两个或更多个区域106，其均包括一个或多个反恪丝单元104。
[0021]在所示的实施例中，存储器阵列100包括行线108、110、112、114、116、118。存储器阵列100还包括与行线108-118交叉的列线120、122、124、126、128、130、132和134。行线108-118和列线120-134还可以分别称为字线108-118和位线120-134。电阻开关存储单元102或反恪丝单元104的每一个可以通过在行108-118之一和列120-134之一之间施加的合适的电压电平或电流电平被选择或访问以及被读取或写入，其中所选的电阻开关存储单元102或反熔丝单元104驻留在所选的行108-118之一和所选的列120-134之一的交叉点处。尽管在图1中未示出，但是多个合适的行解码和列解码电路的体系结构或配置可以分别耦合到行108-118和列120-134以便将电压电平或电流电平施加到所选的行108-118和列120-134中的一个或多个。在各种实施例中，一个或多个电阻开关存储单元