102或者一个或多个反恪丝单元104可以被同时访问。
[0022]在本文描述的实施例中，可以使用许多不同的材料和工艺形成电阻开关存储单元102。在一个实施例中，电阻开关存储单元102可以被改变以指示两个电阻水平，其中所述水平之一对应于高阻状态(HRS)或二进制“I”以及另一电阻水平对应于低阻状态(LRS)或二进制“O”。在其它实施例中，电阻开关存储单元102可以被改变以指示多于两个的电阻水平，其中每一个电阻水平对应于电阻开关存储单元102的电阻状态。例如，如果在电阻开关存储单元102中储存了四个电阻水平，则该四个电阻水平可以由二进制状态(例如“00”、“01”、“10” 和 “11”)表示。
[0023]在所示的实施例中，使用与本文所描述的相同或不同的材料形成反熔丝单元104。反熔丝单元104仅可编程一次，意味着它们仅可以从HRS (例如，对应于二进制“I”)到LRS(例如，对应于二进制“O”)改变一次。
[0024]图2A-2C示出在存储器阵列100内的电阻开关存储单元102和反熔丝单元104的在200、202和204处的三个实施例的示意图。单元200、202和204均包括储存器件206。如果储存器件206是电阻开关存储器件，则相应的单元200、202或204是电阻开关存储单元102。如果储存器件206是反熔丝器件，则相应的单元200、202或204是反熔丝单元104。在图4A-4C到图8中更详细地讨论电阻开关存储器件和反熔丝器件。
[0025]在针对单元200、202和204示出的实施例中，器件206的电阻水平对应于使得信息能够被储存在单元200、202和204中的可识别的电阻水平。这些电阻水平可以被测量并且在电阻值的某些阈值限制或范围内对应于被储存在单元200、202和204内的信息(例如HRS或二进制“ I ”，或者LRS或二进制“ O ”)。
[0026]可以通过经由所选的行线108-118之一(以208示出)和所选的列线120-134之一(以210示出)、经由合适的读取电路以及行解码和列解码电路测量或感测器件206的电阻水平来确定该信息。单元202和204包括选择器器件，其分别是二极管218和晶体管220。选择器器件218和220用于当单元202或单元204没有被选择并因此没有被读取或写入时最小化通过器件206的漏电流。在其它实施例中，可以在单元202或204内使用其它合适的选择器器件。单元200不包括在行线208和列线210之间耦合到器件206的选择器器件。在所示的实施例中，单元200包括在存储器阵列100外部的选择器器件。
[0027]在所示的实施例中，器件206储存两个电阻状态之一，其是HRS或LRS。将器件206从HRS改变到LRS被称为设置转变，其是通过将设置电压选择性地施加到器件206来完成的。第一次器件206从HRS切换到LRS的时候，将等于或大于设置电压的形成电压施加到器件206。器件206从LRS到HRS的反向转变被称为复位转变，其是通过将复位电压选择性地施加到器件206来完成的。在不同实施例中，根据用于形成器件206的材料和工艺，形成电压、设置电压和复位电压可以具有相同极性(例如，形成电压、设置电压和复位电压都是正的)，或者可以具有相反极性(例如，形成电压和设置电压是正的，以及复位电压是负的)。如果储存器件106是反熔丝器件104，则储存器件106从HRS到LRS的转变可以通过将编程电压施加到储存器件106来完成。
[0028]在针对单元200、202和204示出的实施例中，可以使用本领域技术人员已知的后道工序(BEOL)处理来制造储存器件206。在各种实施例中，可以使用本领域技术人员已知的前道工序(FEOL)处理或BEOL处理来制造选择器器件218和220。在针对单元202描述的实施例中，使用BEOL处理来制造选择器器件218。在针对单元204描述的实施例中，使用FEOL处理来制造选择器器件220。
[0029]在针对单元200、202和204示出的实施例中，储存器件206包括电极212、电极214以及在电极212和电极214之间并电耦合到电极212和电极214的材料层216。在所示的实施例中，如果相应的单元200、202或204是电阻开关存储单元102则材料层216是金属氧化物层，以及如果相应的单元200、202或204是反熔丝单元104则材料层216是与金属氧化物层相同或不同的介电层。在各种实施例中，用于反熔丝104的介电层可以包括由金属氧化物和/或二氧化硅(S12)材料的任何合适组合形成的多个介电层。
[0030]图3A-3B示出图2A中的单元200的实施例的在300处的截面图和在302处的顶部俯视图。参考图3A，在300处示出一个实施例，其中储存器件306耦合在以308和310示出的两个导体或电极之间。在该实施例中，针对存储器阵列100，第一导体308对应于行线108-118之一，以及第二导体310对应于列线120-134之一。行线108-118和列线120-134的每一个交叉点限定一个两端单元，其是两端电阻开关存储单元102或两端反熔丝单元104。在该实施例中，BEOL处理用于创建用于储存器件306的柱类型或垂直配置，如图3A中所示。在一个实施例中，第一导体308形成在第一金属层内，以及第二导体310形成在第二金属层内。使用例如化学气相沉积(CVD)的工艺将第一金属层形成在绝缘层(例如S12)上方，该绝缘层形成在晶片衬底上方。在其它实施例中，第一导体308或行线108-118以及第二导体310或列线120-134可以形成在其它金属层内，例如分别在第三金属层和第四金属层(未示出)内。
[0031]储存器件306包括电耦合到第一导体308的电极312。电极312在第一导体308和材料层316之间形成导电接触。电极312可以由合适的材料形成，例如氮化钛(TiN)。储存器件306包括电耦合到第二导体310的电极314。电极314在第二导体310和材料层316之间形成导电接触。电极314可以由合适的材料形成，例如TiN。材料层316具有以318示出的厚度，其代表电极312和314之间的间隔。
[0032]参考图3B，以302示出图3A中所示的单元300的实施例的顶部俯视图。材料层316具有以320示出的尺寸和以322示出的尺寸，其一起限定了材料层316的截面积。材料层316的体积由厚度318连同尺寸320和322 —起限定。
[0033]图3C-3D分别以304和330示出图2B-2C中的单元202和204的实施例的截面图。参考图3C，在304处示出一个实施例，其中储存器件306与选择器件324串联耦合并且该串联组合耦合在第一导体308和第二导体310之间。在该实施例中，针对存储器阵列100，第一导体308对应于行线108-118之一，以及第二导体310对应于列线120-134之一。行线108-118和列线120-134的每一个交叉点限定一个两端单元，其是两端电阻开关存储单元102或两端反熔丝单元104。在该实施例中，BEOL处理用于创建用于储存器件306和选择器件324的柱类型或垂直配置，如图3C中所示。第一导体308形成在第一金属层内，以及第二导体310形成在第二金属层内。在其它实施例中，第一导体308或行线108-118以及第二导体310或列线120-134可以形成在其它金属层内，例如分别在第三金属层和第四金属层(未不出)内。
[0034]在所示的实施例中，选择器件324是P-N 二极管324 (还指的是图2B中的二极管218)。在其它实施例中，二极管324可以是P-1-N、N-P或N-1-P 二极管，或者可以由两个二极管(例如P-N 二极管和N-P 二极管)形成。在所示的实施例中，材料层328由P层和N层形成，其中材料层328的P层部分耦合到电极326以及材料层328的N层部分耦合到电极312。电极326在第一导体308和材料层328之间形成导电接触。电极326可以由合适的材料形成，例如TiN。为了说明的目的，图3C中的电极312被二极管324和储存器件306共享并且在材料层328和材料层316之间形成导电接触。电极312可以由合适的材料形成，例如TiN。储存器件306包括电耦合到第二导体310的电极314。电极314在第二导体310和材料层316之间形成导电接触。电极314可以由合适的材料形成，例如TiN。
[0035]图3D以330示出一个实施例，其中储存器件306与选择器件332串联耦合并且该串联组合耦合在第一导体308和第二导体310之间。在该实施例中，针对存储器阵列100，第一导体308对应于行线108-118之一，以及第二导体310对应于列线120-134之一。储存器件306和选择器件332在第一导体308和第二导体310之间的串联组合限定了可以操作为电阻开关存储单元102或反熔丝单元104的单元。在该实施例中，BEOL处理用于创建用于储存器件306的柱类型或垂直配置以及FEOL处理用于形成选择器件332，如图3D中所示。在该实施例中，选择器件332是η沟道M0SFET。在其它实施例中，选择器件332可以是P沟道M0SFET、双极晶体管或另一合适类型的晶体管。第一导体308形成在第一金属层内并且第二导体310形成在第二金属层内。在其它实施例中，第一导体308或行线108-118以及第二导体310或列线120-134中的一个或多个可以形成在其它金属层内，例如在第三金属层和第四金属层(未不出)内。
[0036]在所示的实施例中，储存器件306包括电耦合到η沟道MOSFET 332的漏极338的电极312。电极312在漏极338和材料层316之间形成导电接触。在各种实施例中，电极312可以是接触312并且可以由合适的材料形成，例如TiN。储存器件306包括电耦合到第二导体310的电极314。电极314在第二导体310和材料层316之间形成导电接触。电极314可以由合适的材料形成，例如TiN。N沟道晶体管332还包括栅极336和源极334。栅极336耦合到控制线(未示出)，该控制线使得能够选择η沟道晶体管，由此将储存器件306电耦合在第一导体308和第二导体310之间。电极326在源极334和第一导体308之间形成导电接触。在各种实施例中，电极326可以是接触326并且可以由合适的材料形成，例如TiNo N沟道晶体管332形成在衬底340内。衬底340可以在常规硅晶片中以及在包括半导体