的任何组合或衍生物。这些材料还包括Si02、Si3N4, SiC和S1N，以及这些材料的任何组合或衍生物。
[0062]在所示的实施例中，电阻开关存储器件606包括第三电极438，以及反熔丝器件608包括第四电极440。第三电极438和第四电极440形成在分别在金属氧化物层618和介电层614上方的第二层内。可以使用合适的沉积技术和合适的材料(例如TiW)形成第三电极438和第四电极440。第三电极438被形成为与第一电极412垂直对准，并且提供与金属氧化物层618的导电接触。第四电极440被形成为与第二电极414垂直对准，并且提供与介电层616的导电接触。第二导体442被图案化并形成在第三电极438上方且与第三电极438导电接触，并且第二导体444被图案化并形成在第四电极440上方且与第四电极440导电接触。如所示的间隔448已经在图4C中被限定。
[0063]图7示出用于形成存储器的方法的实施例的流程图。在700处示出该方法。在702，在半导体衬底406上方的第一层内形成第一电极412和第二电极414。在704，在第一层上方形成电阻开关存储元件426和反熔丝元件422。电阻开关存储元件426包括金属氧化物层426并电接触第一电极412。金属氧化物层426具有第一厚度450和对应于第一厚度450的形成电压。反熔丝元件422包括介电层422并电接触第二电极414。介电层422具有小于第一厚度450的第二厚度424和小于形成电压的电介质击穿电压。在706，第三电极438和第四电极440形成在电阻开关存储元件426和反熔丝元件422上方的第二层内。第三电极438电接触电阻开关存储元件426以及第四电极440电接触反熔丝元件422。
[0064]图8示出图1中所示的存储器阵列100的一部分的实施例的透视图。以800示出存储器阵列，并且该存储器阵列包括行线802、804和806，以及包括列线808、810和812。电阻开关存储单元814对应于位于存储器阵列100内的区域106外面的单元102，并且反熔丝单元816对应于位于存储器阵列100内的区域106内的单元104。在图8中，反恪丝单元816位于区域818内，其中区域818对应于图1中的区域106。
[0065]在图4A-4C.图5和图6中所示的实施例分别是电阻开关存储单元402和反熔丝单元404、电阻开关存储单元502和反熔丝单元504、以及电阻开关存储单元602和反熔丝单元604的截面图。在图8中以800示出的实施例是以400、500和600示出的实施例的透视图。
[0066]在一个实施例中，为了说明的目的，电阻开关存储单元402、502和602对应于位于行线804和列线808的交叉点处的单元814，以及反恪丝单元404、504和604对应于位于行线804和列线810的交叉点处的单元816。
[0067]为了易于描述，使用例如“下面”、“以下”，“下部”，“上方”、“上部”等的空间相对术语来解释一个元件相对于第二个元件的定位。这些术语旨在除了包括不同于图中所描绘的那些取向的取向以外还包括器件的不同取向。另外，还使用例如“第一”、“第二”等的术语来描述各种元件、区域、区段等，并且这些术语也并不旨在是限制性的。在整个描述中，类似的术语指代类似的元件。
[0068]如本文使用的，术语“具有”、“包括”、“包含”、“含有”等是开放式术语，其表示所陈述的元件或者特征的存在，但并不排除附加的元件或者特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另有清楚表示。
[0069]考虑到上面的变型和应用的范围，应当理解本发明不受限于前面的描述，也不受限于附图。代替地，本发明仅由下面的权利要求及它们的合法等效物限制。
【主权项】
1.一种存储器，包括: 形成在第一层内的第一电极和第二电极； 形成在第二层内的第三电极和第四电极； 电阻开关存储元件，其包括金属氧化物层并布置在所述第一电极和所述第三电极之间，所述金属氧化物层具有第一厚度和对应于所述第一厚度的形成电压；以及 反熔丝元件，其包括介电层并布置在所述第二电极和所述第四电极之间，所述介电层具有小于所述第一厚度的第二厚度和小于所述形成电压的电介质击穿电压。2.根据权利要求1所述的存储器，其中所述金属氧化物层和所述介电层由相同的金属氧化物材料形成。3.根据权利要求1所述的存储器，其中所述金属氧化物层和所述介电层具有相同的截面积。4.根据权利要求1所述的存储器，其中所述介电层包括两个或更多个介电层，其均具有电场击穿强度，所述电场击穿强度等于或小于所述电介质击穿电压除以所述第二厚度，并且其中所述两个或更多个介电层具有等于或小于所述第二厚度的组合厚度。5.根据权利要求1所述的存储器，其中所述金属氧化物层具有第一介电常数，其中所述介电层包括两个或更多个介电层，其均具有等于或大于所述第一介电常数的介电常数，以及其中所述两个或更多个介电层具有等于或小于所述第二厚度的组合厚度。6.根据权利要求1所述的存储器，其中所述金属氧化物层包括选自由下述构成的材料组的材料:Ni0、Hf02、Nb205、Ti0、Cr02、V02、Al203、Mg0以及这些材料的任何组合或衍生物。7.根据权利要求1所述的存储器，其中所述介电层包括选自由下述构成的材料组的材料:Si02、Si3N4, SiC、S1N以及这些材料的任何组合或衍生物。8.根据权利要求1所述的存储器，其中所述第二厚度等于或大于2nm。9.一种存储器阵列，包括: 第一导体的第一阵列； 第二导体的第二阵列； 多个电阻开关存储单元，其中所述多个电阻开关存储单元中的每一个电阻开关存储单元包括电阻开关存储器件并被耦合在所述第一导体之一和所述第二导体之一之间，其中所述电阻开关存储器件包括具有第一厚度和对应于所述第一厚度的形成电压的金属氧化物层；和 多个反熔丝单元，其中所述多个反熔丝单元的每一个反熔丝单元包括反熔丝器件并被耦合在所述第一导体之一和所述第二导体之一之间，其中所述反熔丝器件包括介电层，所述介电层具有小于所述第一厚度的第二厚度和小于所述形成电压的电介质击穿电压， 其中所述金属氧化物层和所述介电层形成在所述存储器阵列内的相同层内，以及其中所述多个电阻开关存储单元和所述多个反熔丝单元均在所述存储器阵列内具有相同的面积，所述面积由第一导体节距和第二导体节距限定。10.根据权利要求9所述的存储器阵列，其中所述金属氧化物层和所述介电层由相同的金属氧化物材料形成。11.根据权利要求9所述的存储器阵列，其中所述金属氧化物层和所述介电层具有相同的截面积。12.根据权利要求9所述的存储器阵列，其中所述介电层包括两个或更多个介电层，其均具有电场击穿强度，所述电场击穿强度等于或小于所述电介质击穿电压除以所述第二厚度，并且其中所述两个或更多个介电层具有等于或小于所述第二厚度的组合厚度。13.根据权利要求9所述的存储器阵列，其中所述金属氧化物层具有第一介电常数，其中所述介电层包括两个或更多个介电层，其均具有等于或大于所述第一介电常数的介电常数，以及其中所述两个或更多个介电层具有等于或小于所述第二厚度的组合厚度。14.根据权利要求9所述的存储器阵列，其中所述金属氧化物层包括选自由下述构成的材料组的材料:N1、HfO2, Nb2O5, T1、CrO2, V02、A1203、MgO以及这些材料的任何组合或衍生物。15.根据权利要求9所述的存储器阵列，其中所述介电层包括选自由下述构成的材料组的材料:Si02、Si3N4, SiC、S1N以及这些材料的任何组合或衍生物。16.根据权利要求9所述的存储器阵列，其中所述第二厚度等于或大于2nm。17.一种形成存储器的方法，包括: 在半导体衬底上方的第一层内形成第一电极和第二电极； 在所述第一层上方形成电阻开关存储元件和反熔丝元件，其中所述电阻开关存储元件包括金属氧化物层并电接触所述第一电极，其中所述金属氧化物层具有第一厚度和对应于所述第一厚度的形成电压，其中所述反熔丝元件包括介电层并电接触所述第二电极，以及其中所述介电层具有小于所述第一厚度的第二厚度和小于所述形成电压的电介质击穿电压；以及 在所述电阻开关存储元件和所述反熔丝元件上方的第二层内形成第三电极和第四电极，其中所述第三电极电接触所述电阻开关存储元件以及所述第四电极电接触所述反熔丝元件。18.根据权利要求17所述的方法，其中在所述第一层上方形成所述电阻开关存储元件和所述反熔丝元件包括由两个或更多个介电层形成所述介电层，所述两个或更多个介电层均具有电场击穿强度，所述电场击穿强度等于或小于所述电介质击穿电压除以所述第二厚度，并且其中所述两个或更多个介电层具有等于或小于所述第二厚度的组合厚度。19.根据权利要求17所述的方法，其中在所述第一层上方形成所述电阻开关存储元件和所述反恪丝元件包括: 在所述第一电极和所述第二电极上方形成具有所述第二厚度的第一金属氧化物层；以及 在所述第一电极上方形成第二金属氧化物层，其中所述第一金属氧化物层和所述第二金属氧化物层在所述第一电极上方具有等于所述第一厚度的组合厚度。20.根据权利要求17所述的方法，其中所述金属氧化物层包括选自由下述构成的材料组的材料:Ni0、Hf02、Nb205、Ti0、Cr02、V02、Al203、Mg0以及这些材料的任何组合或衍生物。21.根据权利要求17所述的方法，其中所述介电层包括选自由下述构成的材料组的材料:Si02、Si3N4, SiC、S1N以及这些材料的任何组合或衍生物。
【专利摘要】存储器包括形成在第一层内的第一电极和第二电极以及包括形成在第二层内的第三电极和第四电极。该存储器包括电阻开关存储元件和反熔丝元件。电阻开关存储元件包括金属氧化物层并被布置在第一电极和第三电极之间。金属氧化物层具有第一厚度和对应于第一厚度的形成电压。反熔丝元件包括介电层并被布置在第二电极和第四电极之间。介电层具有小于第一厚度的第二厚度和小于形成电压的电介质击穿电压。
【IPC分类】H01L45/00, H01L27/24
【公开号】CN104900805
【申请号】CN201510093717
【发明人】K.克诺布洛赫, R.施特伦茨
【申请人】英飞凌科技股份有限公司
【公开日】2015年9月9日
【申请日】2015年3月3日
【公告号】DE102015102767A1, US9147840, US20150249211