位于行线108-118 (还参见图1)中的同一行线上的电阻开关存储单元402和反熔丝单元404之间的距离或间隔。在图4C中，行线108-118中的该同一行线被示为第一导体408。如果该间隔448或第一导体节距是在也位于行线108-118中的同一行线上的两个相邻的电阻开关存储单元402之间或两个相邻的反熔丝单元404之间，则该间隔448或第一导体节距是相同的。间隔448还可以代表位于列线120-134 (还参见图1)中的同一列线上的电阻开关存储单元402或电阻开关存储器件418和相邻的反熔丝单元404或反熔丝器件420之间的间隔。在图4C中，列线120-134中的该同一列线可以是第二导体442或第二导体444。在所示的实施例中，如果间隔448或第二导体节距是在也位于列线120-134中的同一列线上的两个相邻的电阻开关存储单元402或电阻开关存储器件418之间或两个相邻的反熔丝单元404或反熔丝器件420之间，则间隔448或第二导体节距是相同的。
[0051]在所示的实施例中，共享行线108-118中的同一行线的单元(402或404)之间或器件(418或420)之间的间隔448是相同的，并且共享列线120-134中的同一列线的单元(402或404)之间或器件(418或420)之间的间隔448是相同的。在一些实施例中，共享行线108-118中的同一行线的单元(402或404)之间或器件(418或420)之间的间隔448与共享列线120-134中的同一列线的单元(402或404)之间或器件(418或420)之间的单元间隔448不相同。
[0052]如上面所讨论的，电阻开关存储单元102或反熔丝单元104可以通过在行108-118之一和列120-134之一之间施加的合适的电压电平或电流电平被选择或访问以及被读取或写入，其中所选的电阻开关存储单元102或反熔丝单元104驻留在所选的行108-118之一和所选的列120-134之一的交叉点处。参考图4C，可以通过第二导体442和第一导体408读取或写入电阻开关存储单元402，并且可以通过第二导体444和第一导体408读取或写入反恪丝单元404。
[0053]电阻开关存储单元402可以被切换以指示两个电阻水平，其中一个水平对应于高阻状态HRS或二进制“I”以及另一水平对应于低阻状态LRS或二进制“O”。第一次电阻开关存储单元402从HRS切换到LRS的时候，在第二导体442和第一导体408两端施加形成电压以将电阻开关存储单元402从HRS切换到LRS。在形成过程之后，通过在第二导体442和第一导体408两端施加复位电压将电阻开关存储单元402从LRS切换到HRS，以及通过在第二导体442和第一导体408两端施加设置电压将电阻开关存储单元402从HRS状态切换到LRS。如上面所讨论的，形成电压在量值上等于或大于设置电压并且设置电压在量值上大于复位电压。形成电压与金属氧化物层426的第一厚度450成比例并且不引起对金属氧化物的永久损伤。形成电压必须小于金属氧化物层426的硬击穿电压，因为硬击穿是金属氧化物的不可逆转的和灾难性的击穿。
[0054]反熔丝单元404可以从HRS或二进制“I”到LRS或二进制“O”被编程或切换一次。通过在第二导体444和第一导体408两端施加合适的足以引起介电层422的电介质击穿的编程电压将反熔丝单元404从HRS切换到LRS。对于给定的介电层422，用于反熔丝器件420的编程或硬击穿电压将随着介电层422的第二厚度424增加而增加。编程电压将引起对介电层422的永久损伤，由此使得反熔丝器件420永久保持处于LRS。
[0055]上面讨论的D.Wouters的教程论文在第43页说明了形成电压随由N1形成的金属氧化物层的厚度的缩放。该图示出形成电压对比厚度的正斜率，该正斜率大约为0.3伏/纳米。T.D1kh, E.Le-Roux, J.F.Nodin, S.Jeannot, Μ.Gros-Jean, L.Pern1la, V.Jousseaume, H.Grampeix, T.Cabout, E.Jalaguier, M.Guillermet, B.De Salvo和P.Candelier 的论文‘‘Investigat1n of the Impact of the Oxide Thickness and RESETcondit1ns on Disturb in HfO2-RRAM integrated in a 65nm CMOSfX Leti Innovat1nDays Memory Workshop, June 27, 2013)在第7页说明了针对由HfO2形成的金属氧化物层的电流/电压测试结果。该结果表明对于10纳米的HfOJ?度的形成电压大约为3伏。该结果还说明形成电压对比厚度的正斜率，该正斜率大约为0.2伏/纳米。
[0056]上面讨论的McPherson等人的论文说明针对10种介电材料的比较结果，其中材料的电介质击穿电压强度被示为随介电常数k增加而降低。所研宄的介电材料中的两个是HfOdP T1 2。把02被示为具有的介电常数k为21以及击穿电压为约4兆伏/厘米或0.4伏/纳米。1102被示为具有的介电常数k为60-95以及击穿电压(在k=60时)为约2兆伏/厘米或0.2伏/纳米。
[0057]参考图4C，电阻开关存储器件418具有对应于第一厚度450的形成电压。在一个示例性实施例中，金属氧化物层426和介电层422都包括Hf02。对于10纳米的第一厚度450，！1?)2在上面已经被示为具有对应于10纳米的第一厚度450的3伏的形成电压。对于5纳米的第二厚度424，！1?)2在上面已经被示为具有对应于2伏的0.4伏/纳米的击穿电压。在该实施例中，介电层422具有小于10纳米的第一厚度450的5纳米的第二厚度424，并具有小于3伏的形成电压的2伏的电介质击穿电压。
[0058]图5以500示出电阻开关存储单元502和反熔丝单元504的实施例的截面图。在图4A中所示的过程顺序完成之后开始用于形成电阻开关存储单元502和反熔丝单元504的过程。电阻开关存储单元502包括电阻开关存储器件506，以及反熔丝单元504包括反熔丝器件508。还参考图4A-4C，以510和514表不的金属氧化物层形成在顶表面416上方以具有以512和516表示的第二厚度。第二厚度512等于第二厚度516。金属氧化物层510和514在被图案化和刻蚀之后被示出。金属氧化物层510形成在第一电极412上方并与第一电极412接触，以及金属层514形成在第二电极414上方并与第二电极414接触。使用如本文描述的相同材料和方法形成金属氧化物层510和514。这些材料包括本文描述的任何材料，其包括N1、HfO2^Nb2O5, T1、CrO2、VO2、Al2O3、MgO以及这些材料的任何组合或衍生物。第二金属氧化物层518形成在第一电极412上方和金属氧化物层512上方。电阻开关存储器件506内的第一金属氧化物层510具有以512表示的厚度，并且第二金属氧化物层518具有以520表示的厚度。厚度512和厚度520在第一电极412上方具有组合厚度，其等于第一厚度450(还参见图4C)。金属氧化物层518可以由与金属氧化物层510和金属氧化物层514相同的材料形成，或者可以由与金属氧化物层510和金属氧化物层514不同的材料形成。这些材料包括本文描述的任何材料，其包括Ni0、Hf02、Nb205、Ti0、Cr02、V02、Al203、MgO以及这些材料的任何组合或衍生物。
[0059]在所示的实施例中，电阻开关存储器件506包括第三电极438，以及反熔丝器件508包括第四电极440。第三电极438和第四电极440形成在分别在金属氧化物层518和金属氧化物层514上方的第二层内。可以使用合适的沉积技术和合适的材料(例如TiW)形成第三电极438和第四电极440。第三电极438被形成为与第一电极412垂直对准，并且提供与金属氧化物层518的导电接触。第四电极440被形成为与第二电极414垂直对准，并且提供与金属氧化物层514的导电接触。第二导体442被图案化并形成在第三电极438上方且与第三电极438导电接触，并且第二导体444被图案化并形成在第四电极440上方且与第四电极440导电接触。如所示的间隔448已经在图4C中被限定。
[0060]图6以600示出电阻开关存储单元602和反熔丝单元604的实施例的截面图。在图4A中所示的过程顺序完成之后开始用于形成电阻开关存储单元602和反熔丝单元604的过程。电阻开关存储单元602包括电阻开关存储器件606，以及反熔丝单元604包括反熔丝器件608。还参考图4A-4C，金属氧化物层618形成在第一电极412上方并与第一电极412接触，以及介电层610形成在第二电极414上方并与第二电极414接触。金属氧化物层618具有第一厚度620以及介电层610具有以612表示的厚度。第二介电层614形成在第一介电层610上方并具有以616表示的厚度。介电层610和介电层614具有等于厚度612和厚度616的组合的组合厚度，其等于或小于如图4C中限定的第二厚度424，并且其小于第一厚度620。电阻开关存储器件602具有对应于第一厚度620的形成电压，以及金属氧化物层618具有第一介电常数。介电层610和介电层614的组合具有小于用于电阻开关存储器件606的形成电压的电介质击穿电压。由于介电层610和介电层614具有等于或小于如图4C中限定的第二厚度424的组合厚度，介电层610和介电层614将均具有电场击穿强度，其等于或小于介电层610和介电层614的组合的电介质击穿电压除以第二厚度424。在一个实施例中，介电层610和介电层614均具有等于或大于金属氧化物层618的第一介电常数的介电常数。在其它实施例中，介电层610和介电层614的组合可以包括附加的介电层。
[0061]在所示的实施例中，金属氧化物层618以及介电层610和614在被图案化和刻蚀之后被示出。可以使用合适的材料形成金属氧化物层618，所述材料包括N1、HfO2, Nb2O5,Ti0、Cr02、V02、Al203、Mg0以及这些材料的任何组合或衍生物。可以使用合适的材料形成介电层610和介电层614，所述材料是与金属氧化物层618所用的相同的材料或不同的材料。这些材料包括N1、HfO2, Nb2O5, T1、CrO2, VO2, A1203、MgO以及这些材料