固态图像捕获装置、其制造方法和照相机的制作方法
【技术领域】
[0001]本发明涉及固态图像捕获装置、其制造方法和照相机。
【背景技术】
[0002]固态图像捕获装置包括其中在半导体基板上排列多个像素的像素区域。每个像素包含积累通过光电转换产生的电荷的电荷积累区域、以及输出与在电荷积累区域中积累的电荷量对应的电压变化的晶体管。电源电压经由布置于半导体基板上的接触插塞(plug)被供给到每个像素的晶体管。
[0003]通过光电转换产生的电荷中的一些(例如,在半导体基板的深位置中产生的电荷)可泄漏到相邻像素中。电荷到相邻像素中的这种泄漏也被称为“串扰”，并且可带来相邻像素之间的混色。
【发明内容】
[0004]本发明提供在防止相邻像素之间的串扰的同时向每个像素的晶体管供给电源电压的新技术。
[0005]本发明的第一方面提供一种固态图像捕获装置，包括:基板，包含第一导电类型的第一半导体区域；第二导电类型的多个电荷积累区域，形成在半导体基板中；多个晶体管，形成在半导体基板中，每个晶体管被配置为输出基于在所述多个电荷积累区域中的相应一个电荷积累区域中积累的电荷的信号；第一导电类型的第二半导体区域，形成在比半导体基板的电荷积累区域深且比第一半导体区域浅的位置中，与第一半导体区域电导通，并且具有比第一半导体区域高的杂质浓度；以及第二导电类型的第三半导体区域，形成在第二半导体区域和第一半导体区域之间，并且接收第一电源电压，其中，第二半导体区域在关于半导体基板的上表面的平面图中跨包含所述多个晶体管中的两个或更多个晶体管的区域而形成，并且被配置为在接收到与第一电源电压不同的第二电源电压时向所述两个或更多个晶体管供给电流。
[0006]本发明的第二方面提供一种制造固态图像捕获装置的方法，包括以下步骤:制备包含第一导电类型的第一半导体区域的半导体基板；在第一半导体区域中形成具有与第一导电类型不同的极性的第二导电类型的多个电荷积累区域；在半导体基板中的第一半导体区域中形成多个晶体管，所述多个晶体管被配置为输出与在电荷积累区域中积累的电荷量对应的电流；以及以比第一半导体区域高的第一导电类型的杂质浓度，在半导体基板的比电荷积累区域深的位置中，在关于半导体基板的上表面的平面图中跨包含所述多个晶体管中的两个或更多个晶体管的区域形成第一导电类型的第二半导体区域，以接触第一半导体区域。
[0007]从参照附图对示例性实施例的以下描述，本发明的进一步的特征将变得明显。
【附图说明】
[0008]图1A至IC是用于解释像素布置例子的示图；
[0009]图2是用于解释固态图像捕获装置的结构的例子的示图；
[0010]图3是用于解释固态图像捕获装置的制造方法的例子的示图；
[0011]图4是用于解释固态图像捕获装置的结构的例子的示图；以及
[0012]图5是用于解释固态图像捕获装置的结构的例子的示图。
【具体实施方式】
[0013](1.第一实施例)
[0014](1-1.像素布置例子)
[0015]以下将参照图1A至IC描述像素PX的布置例子。
[0016]图1A示出单位像素PX的电路布置的例子。像素PX包含光电转换部分ro(例如，光电二极管)、传送晶体管Ttx、浮置扩散FD、放大晶体管Tsf和复位晶体管T KES。
[0017]传送晶体管Ttx和复位晶体管T KES中的每一个例如为P沟道MOS晶体管。放大晶体管Tsf例如为η沟道结型场效应晶体管(JFET)。
[0018]传送晶体管Ttx的栅极端子接收控制信号ΤΧ。当控制信号TX被激活时，传送晶体管Ttx向浮置扩散FD传送当在光电转换部分H)中接收光时产生的电荷。放大晶体管Tsf的源极电势依赖于已传送到浮置扩散FD的电荷量的波动而变化。从输出端子OUT输出与电荷量对应的量的电压变化。并且，复位晶体管Tkes的栅极端子接收控制信号RES。当控制信号RES被激活时，复位晶体管Tkes复位浮置扩散FD的电势。
[0019]为了便于描述，作为像素PX的布置例子，已例示了以上的布置。但是，像素PX不限于以上的布置。例如，像素PX还可包含选择晶体管(未示出)。选择晶体管可在供给到其栅极端子的控制信号被激活时从输出端子OUT输出与放大晶体管Tsf的源极电势对应的像素号。
[0020]图1B示出像素PX的上表面布局的例子。在图1B中，传送晶体管Ttx的栅电极由“GTX”表示，并且复位晶体管Tkes的栅电极由“G KES”表示。浮置扩散FD形成放大晶体管Tsf的栅极区域以及传送晶体管Ttx和复位晶体管T KES的漏极区域。
[0021]图1C示出沿图1B中的切割线A-A'获取的截面结构的例子。形成像素PX的每个元件(或形成每个元件的每个部分)例如被形成在η型半导体基板SUB (以下将简称为“基板SUB”)中。
[0022]在基板SUB的比形成像素PX的每个元件和每个部分深的位置中形成η型半导体区域Rl。η型杂质浓度在区域Rl中比在基板SUB中高。在图1C中，在基板SUB之中，在区域Rl之下的部分由“Ρ1”表示，并且在区域Rl之上的部分由“Ρ2”表示。
[0023]P型半导体区域Ra。。通过与部分Pl的ρη结形成光电转换部分PD，并且是积累通过光电转换产生的电荷的电荷积累区域。该布置包含通过在基板SUB的表面(在区域Racc上)中形成η型半导体区域RO获得的埋入型光电转换部分。
[0024]传送晶体管Ttx的栅电极Gtx向P型半导体区域R2传送区域Ra。。中的电荷。区域R2用作上述的浮置扩散FD，并且还用作上述的放大晶体管Tsf的栅极。P型半导体区域R2'与上述的区域R2电连接，并且与区域R2 —起用作放大晶体管Tsf的栅极。
[0025]η型半导体区域RS()是放大晶体管T SF的源极区域，并且沟道区域CH SF是放大晶体管Tsf的沟道区域(η型)。基板SUB整个地接收电源电压所导致的电势，并且用作放大晶体管Tsf的漏极区域。
[0026]在区域R2和R2'(以下有时将简称为“区域R2等”)中，电势基于来自区域Racc的电荷量而波动。沟道区域CHsf与区域R2等之间的耗尽层的宽度基于该电势而改变。利用该布置，放大晶体管Tsf的沟道宽度被控制，并且经由接触插塞CTS()从区域RS()输出具有根据区域R2等的电势的值的信号电势。
[0027]区域Rl具有比基板SUB高的η型杂质浓度，并且用作针对少数载流子的势垒。这允许区域Rl防止在基板SUB的深位置(这里，部分Pl)中产生的少数载流子泄漏到相邻像素中(即，相邻像素之间的串扰)。
[0028]可在区域Rl之下形成P型半导体区域R3。例如，在相邻像素之间形成区域R3。来自区域R3的电场将通过光电转换在基板SUB的深位置(部分Pl)中产生的少数载流子引向区域R3。因此，该结构可防止相邻像素之间的串扰。
[0029]该布置已例示了其中放大晶体管Tsf为JFET的情况。但是，放大晶体管T SF可以为具有另一结构的晶体管。例如，放大晶体管Tsf可以为双极晶体管或静电感应晶体管(SIT)。并且，放大晶体管Tsf可以为MOS晶体管。例如，可优选使用埋入沟道MOS晶体管、三维垂直MOS晶体管等作为放大晶体管TSF。即使在这些结构中，半导体区域R2也用作控制放大晶体管Tsf的电流量的控制单元(基极或栅极)。
[0030]这里已例示了其中形成像素PX的每个元件和每个部分被形成在η型基板SUB中的布置。但是，基板SUB或每个半导体区域的导电类型可颠倒，并且每个元件的极性可颠倒。即，从通过光电转换产生的电子-空穴对之中，像素PX的布置可读出基于电子的信号或基于空穴的信号。可以使用诸如硼的杂质以形成P型半导体区域。另一方面，可以使用诸如磷或砷的杂质以形成η型半导体区域。
[0031]这里已例示了其中形成像素PX的每个元件和每个部分被形成在基板SUB中的结构。但是，本发明不限于该结构。每个元件和每