一种阵列基板、制备方法及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板、制备方法及显示装置。
【背景技术】
[0002]在阵列基板中，数据线的电压随时间的高低变化引起的瞬时电磁信号通常会影响到像素电极和公共电极电压的稳定性，即数据线产生的电场对像素电极和公共电极产生了串扰，影响了像素电极与公共电极之间的电压差，从而影响了阵列基板的显示画质。
[0003]为了尽量减小数据线的串扰引起的画质问题，现有技术通常采用对应数据线区域设置的屏蔽电极来屏蔽数据线的串扰。如图1所示，现有阵列基板可以包括衬底基板01、设置在衬底基板01上数据线02、薄膜晶体管03，与薄膜晶体管03的漏极03a连接的像素电极04，与像素电极04对向设置的公共电极05，与数据线02对应设置的屏蔽电极06。其中，屏蔽电极06与公共电极05同层设置，且电性连接。
[0004]在图1所示结构的阵列基板中，当数据线形成的电场对屏蔽电极的电压造成影响使得屏蔽电极的电压不稳时，由于屏蔽电极与公共电极电性连接，因而公共电极的电压也会随着屏蔽电极的变化而一起变化，从而使得整个阵列基板的公共电极电压不稳，进而使得像素电极与公共电极之间的电压差发生变化，从而影响了整个阵列基板的画质。
【发明内容】
[0005]本发明的实施例提供一种阵列基板、制备方法及显示装置，能够解决现有技术中公共电极容易受到数据线的串扰而导致公共电极电压不稳，从而影响整个阵列基板的画质的问题。
[0006]为达到上述目的，本发明的实施例采用如下技术方案:
[0007]第一方面，提供了一种阵列基板，衬底基板，位于所述衬底基板上且界定像素区域的多条栅线和数据线，还包括:
[0008]位于所述像素区域内的像素电极和公共电极，所述像素电极和所述公共电极异层设置；
[0009]屏蔽电极，所述屏蔽电极至少形成于所述衬底基板上对应所述数据线的区域，所述屏蔽电极与所述公共电极异层设置，且与所述像素电极、所述公共电极无电性连接。
[0010]结合第一方面，在第一方面的第一种可能的实现方式中，所述屏蔽电极与所述像素电极同层设置。
[0011]结合第一方面的第一种可能的实现方式，在第一方面的第二种可能实现的方式中，所述公共电极与所述数据线同层设置。
[0012]结合第一方面的第一种可能的实现方式，在第一方面的第三种可能实现的方式中，还包括:公共电极线，所述公共电极与所述公共电极线同层设置，且所述公共电极线与所述公共电极电性连接。
[0013]结合第一方面的第三种可能的实现方式，在第一方面的第四种可能实现的方式中，所述公共电极线与所述公共电极电性连接包括:
[0014]所述公共电极线与所述公共电极通过金属线电性连接。
[0015]结合第一方面的第三或第四种可能的实现方式，在第一方面的第五种可能的实现方式中，所述公共电极、所述公共电极线、所述栅线与栅极同层设置。
[0016]结合第一方面，在第一方面的第六种可能的实现方式中，所述屏蔽电极的宽度大于所述数据线的宽度。
[0017]结合第一方面，在第一方面的第七种可能的实现方式中，所述屏蔽电极还形成于所述衬底基板上对应所述栅线的区域。
[0018]第二方面，提供一种显示装置，包括第一方面任一项所述的阵列基板。
[0019]第三方面，提供一种阵列基板的制备方法，包括:
[0020]在衬底基板上形成第一导电层图案，所述第一导电层图案包括位于像素区域的公共电极；
[0021]形成覆盖所述第一导电层图案的绝缘层；
[0022]在所述绝缘层上形成第二导电层图案，所述第二导电层图案包括相互无电性连接的像素电极和屏蔽电极，所述像素电极位于所述像素区域内，所述屏蔽电极至少形成于所述衬底基板上对应数据线的区域，且与所述公共电极无电性连接。
[0023]结合第三方面，在第三方面的第一种可能的实现方式中，所述第一导电层图案还包括与所述公共电极同层设置的数据线、源极和漏极。
[0024]结合第三方面，在第三方面的第二种可能的实现方式中，所述第一导电层图案还包括与所述公共电极同层设置的公共电极线，和/或栅线、栅极，和/或用以连接所述公共电极和所述公共电极线的金属线。
[0025]结合第三方面的第二种可能的实现方式，在第三方面的第三种可能实现的方式中，所述形成覆盖所述第一导电层图案的绝缘层包括:依次形成覆盖所述第一导电层图案的第一绝缘子层和第二绝缘子层；
[0026]在形成所述第一绝缘子层之后，在形成所述第二绝缘子层之前，所述方法还包括:在所述第一绝缘子层上形成第三导电层图案，所述第三导电层图案包括数据线、源极和漏极。
[0027]本发明实施例提供一种阵列基板、制备方法及显示装置，由于阵列基板中至少形成于衬底基板上对应数据线的区域的屏蔽电极与公共电极无电性连接，因而当数据线对屏蔽电极的串扰使得屏蔽电极的电压不稳时，公共电极的电压不会随着屏蔽电极电压的变化而变化，因而与现有技术中和屏蔽电极电性连接的公共电极会随着屏蔽电极的电压一起变化不同，能够解决现有技术中公共电极容易受到数据线的串扰而导致公共电极电压不稳，从而影响整个阵列基板的画质的问题。
【附图说明】
[0028]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1为现有技术中一种阵列基板的剖面结构示意图；
[0030]图2为本发明实施例提供的一种阵列基板的剖面结构示意图；
[0031]图3为本发明实施例提供的另一种阵列基板的剖面结构示意图；
[0032]图4为本发明实施例提供的一种阵列基板中部分结构俯视图；
[0033]图5为本发明实施例提供的一种阵列基板的制备方法流程图；
[0034]图6为本发明实施例提供的另一种阵列基板的制备方法流程图。
[0035]附图标记:
[0036]01-衬底基板；02-数据线；03-薄膜晶体管；03a_漏极；03b_源极；03c_栅极；03d-有源层；04_像素电极；05_公共电极；06_屏蔽电极；07_栅绝缘层；08_栅绝缘层；09-过孔；10_栅线；11-公共电极线；12_金属线。
【具体实施方式】
[0037]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0038]在本发明的描述中，需要理解的是，术语“上”、“下”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
[0039]需要的说明的是，在本发明所有实施例中，同层设置是指:至少两个图案位于同一承载面上。异层设置是指:两个图案位于不同的承载面上，通常两个图案之间间隔有其他层O
[0040]实施例一
[0041]本发明实施例提供一种阵列基板，如图2所示，包括衬底基板01，位于衬底基板上且界定像素区域的多条栅线和数据线02，还包括:位于像素区域内的像素电极04和公共电极05，像素电极04和公共电极05异层设置；屏蔽电极06，屏蔽电极06至少形成于衬底基板01上对应数据线02的区域，屏蔽电极06与公共电极05异层设置，且与像素电极04、公共电极05无电性连接。
[0042]需要说明的是，上述仅介绍了解决“现有技术中公共电极容易受到数据线的串扰而导致公共电极电压不稳，从而影响整个阵列基板的画质”的问题的结构。然而，本领域技术人员能够知晓，阵列基板的结构不局限于此，例如在图2所示阵列基板中，阵列基板还可以包括:设置于衬底基板01上的薄膜晶体管03、栅绝缘层07以及绝缘层08。其中，薄膜晶体管03包括设置于衬底基板01上的漏极03a、源极03b、栅极03c和有源层03d。像素电极04通过过孔09与漏极03a电性连接，数据线02与漏极03a、源极03b同层设置，且与源极03b电性连接，公共电极05与像素电极04对向设置，栅线(未在图2中标示)与栅极03c同层设置且电性连接。
[0043]当然，图2中所增设的结构也仅是为了更加清楚的描述本发明的方案才绘制的，并不作为本发明请求保护的范围限定。
[0044]本发明实施例所涉及到阵列基板可以是高级超维场转换(ADvanced SuperDimens1n Switch,ADS)型显示装置中的阵列基板；在ADS阵列基板中，公共电极与像素电极设置在同一衬底基板上，且其中一个电极为平板状电极，另一个电极为梳状或带有夹缝的电极。
[0045]对于ADS阵列基板而言，可以包括异层设置的像