个部分可例如在形成于基板SUB中的阱中或者在形成于基板SUB中的外延生长层中被形成，或者可在预定的半导体区域或半导体部分中被形成。
[0032](1-2.固态图像捕获装置的结构的例子)
[0033]以下将参照图2描述固态图像捕获装置(将称为“固态图像捕获装置I”)的结构的例子。固态图像捕获装置I包括多个像素ΡΧ。为了便于描述，图2示出三个像素PX的区域中的截面结构的例子。类似地，为了便于描述，图2没有示出晶体管Ttx等。S卩，图2示出每个像素PX的电荷积累区域RACC、跨多个像素PX形成的区域RO、在基板SUB的深位置中形成的区域R1、以及在区域Rl之下形成的区域R3。
[0034]在相邻像素之间(这里在某个像素的电荷积累区域Racc和与该像素相邻的像素的电荷积累区域Ra。。之间)形成元件隔离区域R每个区域RIS()是具有比基板SUB高的η型杂质浓度的η型半导体区域。该结构可防止由通过光电转换在基板SUB的浅位置(部分Ρ2)中产生的少数载流子所导致的相邻像素之间的串扰。
[0035]例如，被配置为供给电源电压的接触插塞CTrai^P CTvdd被布置于像素区域的一部分中，以与预定数量(2个或更多)的像素PX对应。可针对例如8行Χ8列或16行X 16列的每个预定区域布置一对接触插塞CTem和CTVDD。接触插塞CTem与从区域R3形成到基板SUB的表面的区域R31电连接，以接触区域R3，并且将区域R3接地(向区域R3供给O [V])。接触插塞CT■经由η型半导体区域Rvdd向整个基板SUB (诸如部分Pl和Ρ2以及区域Rl和Risq的η型半导体区域)供给电源电压(将称为“电源电压VDD”)。
[0036]区域Rl可以以比基板SUB高的杂质浓度并且还以足够高以避免完全耗尽状态的杂质浓度形成。区域Rl在基板SUB的预定深度处的位置中跨多个像素PX形成，并且减小当电流流向放大晶体管Tsf时通过基板电阻导致的电压降以及减小基板SUB上的像素之间的电势差。另外，如上所述，区域Rl也可用作针对在基板SUB的深位置(部分Pl)中产生的少数载流子的势垒，并且防止由在深位置中产生的少数载流子导致的相邻像素之间的串扰。
[0037]虽然这里没有示出，但也可从区域Rl到基板SUB的表面(区域Rvdd)形成具有比基板SUB高的杂质浓度的η型半导体区域，以接触区域Rl。
[0038]如上所述，区域R3可防止由在基板SUB的深位置中产生的少数载流子导致的相邻像素之间的串扰。在平面图中，可例如以预定的间隔(或者根据像素的阵列)以格子状图案或者以线或条带状图案形成区域R3。在这种情况下，区域R3的每个部分优选被形成为不接触在基板SUB的部分Pl与区域R3的每个部分之间的边界部分中形成的耗尽层。换句话说，区域R3优选被形成为不使基板SUB的部分Pl和部分Ρ2相互电隔离(使部分Pl和部分Ρ2相互导通)。
[0039]图2示出其中区域Rl和区域R3相互接触的结构。但是，只需要在比区域Rl深的位置中形成区域R3，并且它们可以不相互接触。
[0040]如上所述，根据该结构，在基板SUB的预定深度处的位置中跨多个像素PX形成η型半导体区域R1。该结构减小基板SUB上的像素之间的电势差。更具体而言，该结构减小由将与在电荷积累区域Ra。。中积累的电荷量对应的电流供给至输出电流的放大晶体管T SF所导致的基板SUB上的电势波动。区域Rl用作针对在基板SUB的深位置(部分Pl)中产生的少数载流子的势垒。因此，根据该结构，可以防止由少数载流子导致的相邻像素之间的串扰。
[0041]可在区域Rl之下形成P型半导体区域R3。用作对于η型半导体区域Rl的偏压的反向偏压(reverse bias)的电势被供给到每个区域R3。根据该结构,在基板SUB的深位置中产生的少数载流子被引向每个区域R3，并且防止由少数载流子导致的相邻像素之间的串扰的效果比没有区域R3的结构(其中形成区域Rl和R3之中的区域Rl的结构)中更好。可以以预定的间隔以格子状图案或线状、或者在相邻像素之间形成区域R3。
[0042]并且，这里已例示了其中在基板SUB的部分P2中在区域Rl之上形成元件隔离区域Rim的结构。但是，区域Rim可接触区域Rl。根据该结构，可以适当地防止电势波动直到部分P2的上侧(表面侧)，并在防止相邻像素之间的串扰的同时向每个像素的晶体管供给电源电压。
[0043](1-3.固态图像捕获装置的制造方法的例子)
[0044]以下将参照图3描述固态图像捕获装置I的制造方法的例子。可通过已知的半导体制造技术来制造固态图像捕获装置I。这里将描述形成η型半导体区域Rl和P型半导体区域R3的步骤的例子。
[0045]可通过例如经由具有预定开口的光致抗蚀剂图案注入P型杂质来形成每个区域R3。为了在深位置中形成区域R3，必须增大用于形成区域R3的光致抗蚀剂图案的厚度(例如，将该厚度增大为大于每个区域R3的深度)。但是，难以以高精度将具有大的厚度的光致抗蚀剂图案化。为了应对这一点，在本实施例中，首先使用例如厚度比上述光致抗蚀剂图案的厚度小的光致抗蚀剂图案(将称为“光致抗蚀剂图案PR”)形成区域R3，并然后形成区域Rl0
[0046]图3示出在基板SUB中形成区域Rl和区域R3之后、且形成在基板SUB中形成像素PX的每个元件和每个部分之前的状态。
[0047]首先，在基板SUB中形成具有开口 O的光致抗蚀剂图案PR。然后，经由光致抗蚀剂图案PR注入P型杂质。在光致抗蚀剂图案PR的开口 O下由已通过开口 O的P型杂质形成每个区域R3。伴随区域R3的形成，在光致抗蚀剂图案PR下(开口 O以外的区域下)的比区域R3浅的位置中，由已通过光致抗蚀剂图案PR且减速的P型杂质形成每个P型杂质区域 R3b。
[0048]接下来，通过在形成区域R3b的位置中注入η型杂质来形成η型半导体区域Rl。区域Rl中的η型杂质浓度比每个区域R3b中的P型杂质浓度高。结果，区域Rl中的最终导电类型将为η型。S卩，区域Rl足以被形成为将η型杂质的净浓度设定为正。
[0049]根据上述的形成方法，可以在基板SUB的深位置中形成区域Rl和区域R3。注意，区域Rl和区域R3的形成次序可颠倒，并且可首先形成它们中的任一个。
[0050](2.第二实施例)
[0051]将参照图4描述第二实施例。本实施例与第一实施例的不同在于，被配置为向基板SUB供给电源电压的电极EL被布置于基板SUB的后侧(与已形成每个元件的表面相对的表面)。在平面图中，优选跨整个像素区域形成电极EL。由于在该结构中减小了基板电阻，因此，可以减小当电流流向放大晶体管Tsf时由基板电阻导致的电压降，并减小基板SUB上的像素之间的电势差。这里已例示了其中跨整个像素区域形成一个电极EL的结构。但是，可以采用其中在像素区域中的多个不同位置处分别布置多个电极的结构。
[0052]并且，在本实施例中，除了获得与第一实施例中相同的效果以外，还可以进一步减小基板SUB上的像素之间的电势差。
[0053](3.第三实施例)
[0054]将参照图5描述第三实施例。本实施例与第一实施例的不同在于，在基板SUB的比η型半导体区域Rl深得多的位置中形成η型半导体区域R4。与区域Rl类似，跨多个像素PX形成区域R4。并且，以比基板SUB高的η型杂质浓度并且以高得足以避免完全耗尽状态的杂质浓度来形成区域R4。根据该结构，减小了基板电阻，由此进一步减小了基板SUB中的像素之间的电势差。
[0055]可在比P型半导体区域R3深的位置中形成区域R4。同样，在该结构中，在深位置中产生的少数载流子被弓I向每个区域R3，并且减少了相邻像素之间的串扰。
[0056]并且，在本实施例中，除了获得与第一实施例中相同的效果以外，还可以进一步减小基板SUB上的像素之间的电势差。
[0057](4.其它)
[0058]以上已例示了三个实施例。但是，本发明不限于这些实施例。本发明可根据应用等改变实施例中的一些或者组合