薄膜晶体管及其制造方法
【技术领域】
[0001]本发明涉及一种薄膜晶体管及其制造方法，特别是关于一种使用金属氧化物半导体的薄膜晶体管及其制造方法。
【背景技术】
[0002]图1为现有技术中的底闸极型(bottom gate)薄膜晶体管(thin filmtransistor, TFT) I的结构示意图，其具体结构如下:基板11上形成一层绝缘层12，之后在绝缘层12上面依次形成金属闸极13、闸极介电层14、通道层(active layer/channellayer) 15、源极16与汲极17，并在源极16与汲极17的上形成保护层18。现有技术的薄膜晶体管I的结构，利用一信道层15作为载子由源极16往汲极17移动的区域，而薄膜晶体管I的特性主要是由通道层15所决定。例如，信道层15的材料、元素比例、氧空缺浓度、载子浓度等因素决定薄膜晶体管I的组件性能。
[0003]现有技术多以非晶娃(amorphous Si)以及多晶娃(poly Si)作为薄膜晶体管(thin film transistor, TFT)的通道层15，而广泛使用在液晶显示器(IXD, liquidcrystal display)中，作为画素的开关(switch)以及液晶的电压源。然而，amorphousSi TFT的载子场效率迀移率(field effect mobility, μ FE)大约为?lcm2/Vs，限制了高分辨率显示器的发展；而poly Si TFT不仅工艺复杂、热预算(thermal budget)高、均匀性低，无法满足未来显示发展趋势以软性(flexible)、透明为主轴的需求。因为与非晶娃(amorphous Si)TFT相比，氧化物半导体(oxide semiconductor)TFT具有较高的载子迀移率(?10cm2/Vs)，并且与多晶娃(poly Si)TFT相比，氧化物半导体(oxidesemiconductor) TFT具有低温工艺以及均匀的特性，因此氧化物半导体TFT迅速吸引各界的目光。
[0004]近期，通道层15的材料使用氧化锌(ZnO)、氧化铟镓锌(InGaZnO，IGZ0)等氧化物半导体，取代原先通道层15使用的非晶硅或多晶硅。这是由于和硅基材料相比，氧化物半导体具有对可见光透明的特性，并可在低温工艺下(f 300°C )，制作出高载子迀移率(?10cm2/Vs)且均匀性高的晶体管。低温工艺可使用于塑料(plastic)基板，有助于发展透明、软性显示器。然而，氧化物半导体TFT的载子迀移率和多晶硅TFT的载子迀移率(数十?数百)相比，仍有改善的空间。图6为现有薄膜晶体管I的汲极电流-闸极电压(I11-Ve)特性图。其中，现有薄膜晶体管I的通道层15使用IGZ0，而闸极介电层14使用氧化铪(Hf02)/氧化钛(Ti02)，其场效率迀移率(field effect mobility, μ FE)仅为 3cm2/Vs。
[0005]为了进一步提升例如AMOLED(active-matrixorganic light-emitted d1de)显示器等应用的分辨率及反应速度、或内存及其他计算芯片等应用的指令周期，提高载子迀移率是必须的。
【发明内容】
[0006]本发明的目的在于提供一种高性能薄膜晶体管，及形成该薄膜晶体管的制造方法。该薄膜晶体管可改善现有薄膜晶体管的组件特性，使其具备高场效率迀移率(fieldeffect mobility, FE)、低次临界摆幅(subthreshold swing, S.S.)、和低关闭电流，有助于开发新一世代低功率、高性能的薄膜晶体管组件。
[0007]按照本发明提供的薄膜晶体管，包含一基板、一双通道半导体层、一半导体保护层、一闸极、一闸极介电层、一源极、及一汲极。该双通道半导体层包含一第一半导体层及一第二半导体层。第一半导体层由一金属氧化物半导体材料制成，并形成于基板的上方。第二半导体层由该金属氧化物半导体材料掺杂一吸氧金属制成，并形成于第一半导体层上。半导体保护层形成于第二半导体层上。半导体保护层保护双通道半导体层并具有半导体特性。闸极形成于基板的上方。闸极介电层形成于闸极与双通道半导体层间。源极邻近双通道半导体层形成于基板上方，并与双通道半导体层电连接。汲极与源极分隔开，邻近双通道半导体层形成于基板上方并与双通道半导体层电连接。
[0008]按照本发明提供的形成一薄膜晶体管的制造方法，包含如下步骤:(a)提供一基板；(b)形成一双通道半导体层，双通道半导体层包含:一第一半导体层，由一金属氧化物半导体材料制成，并形成于基板的上方；及一第二半导体层，由上述金属氧化物半导体材料掺杂一吸氧金属制成，并形成于第一半导体层上；(C)形成一半导体保护层，其位于第二半导体层上，其中半导体保护层保护双通道半导体层并具有半导体特性；(d)形成一闸极，其位于基板的上方；(e)形成一闸极介电层于闸极与双通道半导体层间；(f)形成一源极，其邻近双通道半导体层，且形成于基板上方，并与双通道半导体层电连接；及(g)形成一汲极，其与源极分隔开，邻近双通道半导体层位于基板上方，并与双通道半导体层电连接。
【附图说明】
[0009]图1为现有薄膜晶体管的结构示意图；
[0010]图2为本发明薄膜晶体管的第一实施例的结构示意图；
[0011]图3A至3G为本发明薄膜晶体管的第一实施例的制造流程示意图；
[0012]图4为本发明薄膜晶体管的第二实施例的结构示意图；
[0013]图5A至5G为本发明薄膜晶体管的第二实施例的制造流程示意图；
[0014]图6为现有薄膜晶体管的汲极电流-闸极电压(I11-Ve)特性图；
[0015]图7为本发明薄膜晶体管的汲极电流-闸极电压(ID-VG)特性图；及
[0016]图8为不同厚度的第二半导体层对载子迀移率(μΡΕ)以及次临界摆幅(S.S.)组件特性比较图。
[0017]【符号说明】
[0018]I 薄膜晶体管11基板
[0019]12绝缘层13闸极
[0020]14闸极介电层15通道层
[0021]16源极17汲极
[0022]18保护层
[0023]3 薄膜晶体管3’薄膜晶体管
[0024]301 第一层302 第二层
[0025]303障壁层31基板
[0026]32双通道半导体层321第一半导体层
[0027]322第二半导体层33半导体保护层
[0028]34闸极35闸极介电层
[0029]36源极37汲极
[0030]38绝缘层
【具体实施方式】
[0031]请参考图2或图4，本发明的薄膜晶体管3、3’的基本结构包含:一基板31、一双通道半导体层32、一半导体保护层33、一闸极34、一闸极介电层35、一源极36、及一汲极37。双通道半导体层32包含一第一半导体层321及一第二半导体层322。第一半导体层321由一金属氧化物半导体材料制成。第二半导体层322由相同金属氧化物半导体材料掺杂一吸氧金属所制成，并形成于第一半导体层321上。半导体保护层33形成于第二半导体层322上。半导体保护层33保护双通道半导体层32并具有半导体特性。闸极介电层35形成于闸极34与双通道半导体层32之间。源极36邻近双通道半导体层32，形成并与双通道半导体层32电连接。汲极37与源极36分隔开，邻近双通道半导体层32并与双通道半导体层32电连接。本发明的第一半导体层321、第二半导体层322、闸极34、源极36与汲极37等，在下列实施例中虽