，杂质浓度低且高品质的u型GaN层11于成长中能够蓄积的压缩应力较大，因此，即便积层后的C-AlxGahN层13及i型GaN层14也可以维持氮化物半导体层中蓄积有充分的压缩应力的状态直至结晶成长结束。若C-AlxGahN层13于成长中蓄积的压缩应力的大小设为SClJf u型GaN层11于成长中蓄积的压缩应力的大小设为SC2，则相同积层膜厚下SC2 > SCl的关系成立。即，可通过u型GaN层11控制晶片的应力，即便于使氮化物半导体层以厚膜成长的情况下，也可以在完成阶段具有良好的表面平坦性，从而可获得上方为凸形状且无龟裂的晶片，进而可实现使用GaN-on-Si磊晶基板的具有1000V以上的耐压的半导体装置。
[0027]另外，除了因C-AlxGa1J层13自身的原子半径较小所致的压缩应力蓄积低下的影响以外，在缓冲层10上未介插u型GaN层11的情况下的C_AlxGai_xN层13由于含有高浓度的杂质而难以成为表面平坦的膜。即，根据氮化物半导体的成长模式容易变成三维的情况，对于压缩应力的蓄积效果少，因此有效的是介插u型GaN层11。
[0028]通过介插u型GaN层11，氮化物半导体层容易成为表面平坦的膜，即，可加快压缩应力的蓄积，因此C-AlxGahN层13中并不限于包含原子半径较小的杂质，也可以例如I X 118CnT2左右包含Fe、Mg、Zn等过渡金属。
[0029]图4是表示图1所示的半导体装置的一变形例的概略剖视图的一个例子。通过与图1的对比而可明了，本变形例的半导体装置更包含以介插于u型GaN层11与C-AlxGahN层13之间的方式设置的AlN层12。由于介插着AlN层12，通过有意地控制晶格常数差而使得C-AlxGahN层13容易蓄积压缩应力。由此,可使u型GaN层11更薄。在本例中，u型GaN层11的膜厚为例如50nm以上且300nm以下，AlN层12的膜厚为例如5nm以上且50nm以下。
[0030](2)实施方式2
[0031]图5是表示实施方式2的半导体装置的概略结构的概略剖视图的一个例子。
[0032]通过与图1的对比而可明了，本实施方式的半导体装置是通过在图1所示的半导体装置进一步设置电极31至33,而实现横型HEMT (High Electron Mobility Transistor,闻电子迁移率晶体管)。
[0033]具体来说，图5所示的半导体装置是在由基板S、缓冲层10、u型GaN层11、C-AlxGa1^xN层13、i型GaN层14、及AlxGaN层15依次积层而成的半导体装置上，更包含源极(或漏极)电极31、漏极(或源极)电极32及栅极电极33。缓冲层10包含AlN层101、及在AlN层101上接触AlN层101而设的AlGaN层102。
[0034]源极(或漏极)电极31、及漏极(或源极)电极32形成为在障壁层15上相互隔开而设，且分别与障壁层15欧姆接合。在本实施方式中，源极(或漏极)电极31、及漏极(或源极)电极32分别对应于例如第I及第2电极。
[0035]栅极电极33以被源极(或漏极)电极31、及漏极(或源极)电极32夹着的方式形成于障壁层15上。在本实施方式中，栅极电极33是对应于例如控制电极。
[0036]在图5中，虽未图示，但也可以于这些电极31?33间的障壁层15上的区域成膜绝缘膜。另外，也可以在栅极电极33与障壁层15之间介插栅极绝缘膜(未图示)。
[0037]根据所述至少一个实施方式的半导体装置，包含具有蓄积有压缩应力的GaN的半导体装置，因此可提供高耐压且牢固的半导体装置。
[0038]虽对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。
[0039]例如，在所述实施方式中，是使用AlN层101及AlGaN层10的积层体作为缓冲层10，但也可以使用超晶格结构的多层膜来代替缓冲层10。在此，所谓“超晶格结构”是指例如将膜厚5nm的AlN层与膜厚20nm的GaN层设为I对，并交替积层20对而成的结构。
[0040]这些实施方式可以通过其他各种形态实施，在不脱离发明的主旨的范围内，可进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围及主旨，同样地，包含于权利要求所记载的发明及其均等范围内。
[0041][符号的说明]
[0042]10缓冲层
[0043]11 u 型 GaN 层
[0044]12 AlN 层
[0045]13 C-AlxGa1^xN 层
[0046]14 i 型 GaN 层
[0047]15 AlxGaN 层
[0048]31源极(漏极)电极
[0049]32漏极(源极)电极
[0050]33栅极电极
[0051]S 基板。
【主权项】
1.一种半导体装置，其特征在于包含: GaN层；及 AlxGagN层，其与所述GaN层接触地设于所述GaN层上，且含有C，其中O彡X < I。2.—种半导体装置，其特征在于包含: GaN 层； AlN层，其与所述GaN层接触地设于所述GaN层上；及 AlxGagN层，其与所述AlN层接触地设于所述AlN层上，其中O < X < I。3.根据权利要求1或2所述的半导体装置，其特征在于:所述GaN层含有浓度小于5 X 117CnT3的C、O及Si的至少任一个。4.根据权利要求1或2所述的半导体装置，其特征在于:所述GaN层的错位密度小于2 X 19CnT2。5.根据权利要求1或2所述的半导体装置，其特征在于:所述GaN层的膜厚是10nm以上且2 μ m以下。6.根据权利要求1或2所述的半导体装置，其特征在于:所述AlxGagN层的膜厚是500nm以上且1ym以下。7.一种半导体装置，其特征在于包含: 含有AlN的缓冲层； GaN层，其与所述缓冲层接触地设于所述缓冲层上； 第IAlxGa^N层，其设于所述GaN层上，且含有C，其中O彡X< I ； i型GaN层，其设于所述第IAlxGa1J层上，其中OS X< I ； 第2AlxGai_xN层，其设于所述i型GaN层上； 第I及第2电极，其在所述第2AlxGai_xN层上相互隔开而设；及 控制电极，其在所述第2AlxGai_xN层上设于所述第I及第2电极之间。
【专利摘要】本发明提供一种具有蓄积有压缩应力的GaN的半导体装置。实施方式的半导体装置包含GaN层、及AlXGa1-XN层；所述AlXGa1-XN层与所述GaN层接触地设于所述GaN层上，且含有C，其中0≤X＜1。
【IPC分类】H01L29/80
【公开号】CN104916704
【申请号】CN201410453135
【发明人】矶部康裕, 杉山直治
【申请人】株式会社东芝
【公开日】2015年9月16日
【申请日】2014年9月5日
【公告号】US20150263099