阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]阵列基板是显示装置的重要组成部分，阵列基板主要包括:衬底基板、栅电极层、第一绝缘层、有源层、源漏电极层、第二绝缘层和透明导电层。其中，栅电极层中的图形可包括栅极和栅极线，源漏电极层中的图形可包括源极、漏极和数据线，透明导电层中的图形可包括像素电极。
[0003]在阵列基板的很多区域上，需要将栅电极层中的图形和源漏电极层中的图形电连接起来，如:电连接GOA (Gate Driver on Array，阵列基板行驱动)单元中不同TFT (ThinFilm Transistor，薄膜晶体管)的栅极和源极(或栅极和漏极)，电连接GOA单元中TFT的漏极和栅线，电连接静电释放电路中不同TFT的栅极和源极(或栅极和漏极)，等等。如图1a和图1b所示，栅电极层中的图形和源漏电极层中的图形电连接的结构为:栅电极层还包括栅连接部2，该栅连接部2与栅电极层中待电连接的图形相连；源漏电极层还包括源漏连接部4，该源漏连接部4与源漏电极层中待电连接的图形相连；透明导电层还包括桥接部6，该桥接部6 —端通过过孔连接栅连接部2，另一端通过过孔连接源漏连接部4。
[0004]但是，在沉积第二绝缘层5的过程中极易产生静电，静电电荷会在第二绝缘层5下方的源漏连接部4上聚集，使源漏连接部4与栅连接部2之间产生电势差。由于电连接栅连接部2和源漏连接部4的桥接部6的电阻较低，因此静电电荷流动较快，导致在栅连接部2与源漏连接部4相靠近的端部(如图1中的虚线圈所示)产生ESD(Electro StaticDischarge，静电释放)现象。
【发明内容】
[0005]为克服上述现有技术中的缺陷，本发明提供一种阵列基板及其制作方法、显示装置，以防止在阵列基板生产过程中产生ESD现象。
[0006]为达到上述目的，本发明采用如下技术方案:
[0007]本发明的第一方面提供了一种阵列基板，包括:衬底基板，及依次层叠于所述衬底基板上的栅电极层、第一绝缘层、源漏电极层、第二绝缘层和透明导电层，所述栅电极层包括栅连接部，所述源漏电极层包括源漏连接部，所述透明导电层包括桥接部，所述桥接部包括:与所述栅连接部电连接的第一电极；与所述源漏连接部电连接的第二电极；连接电极，所述连接电极的一端与所述第一电极电连接，另一端与所述第二电极电连接；以垂直于所述衬底基板且依次经过所述第一电极、所述连接电极和所述第二电极的面为参考面，所述连接电极垂直于所述衬底基板且垂直于所述参考面的截面面积小于所述第一电极垂直于所述衬底基板且垂直于所述参考面的截面面积，所述连接电极垂直于所述衬底基板且垂直于所述参考面的截面面积小于所述第二电极垂直于所述衬底基板且垂直于所述参考面的截面面积。
[0008]可选的，所述阵列基板还包括:贯穿所述第一绝缘层和所述第二绝缘层且位于所述栅连接部上方的第一过孔，所述第一电极通过所述第一过孔与所述栅连接部电连接；贯穿所述第二绝缘层且位于所述源漏连接部上方的第二过孔，所述第二电极通过所述第二过孔与所述源漏连接部电连接。
[0009]可选的，所述源漏电极层还包括:待连接的源漏电极层图形，所述待连接的源漏电极层图形包括源极、漏极和数据线；所述第二过孔位于所述待连接的源漏电极层图形上方，所述源漏连接部为所述待连接的源漏电极层图形中位于所述第二过孔及其周围区域下方的部分。
[0010]可选的，所述栅电极层还包括:待连接的栅电极层图形，所述待连接的栅电极层图形包括栅极和栅极线；所述第一过孔位于所述待连接的栅电极层图形上方，所述栅连接部为所述待连接的栅电极层图形中位于所述第一过孔及其周围区域下方的部分。
[0011]可选的，在平行于所述衬底基板的平面上，以平行于所述参考面的方向为第一方向，以垂直于所述参考面的方向为第二方向，所述连接电极沿所述第一方向的尺寸为50 μ m?10000 μ m，沿所述第二方向的尺寸为I μ m?6 μ m。
[0012]可选的，所述阵列基板还包括:覆盖所述透明导电层的第三绝缘层；贯穿所述第三绝缘层且位于所述第一电极上方的第三过孔；贯穿所述第三绝缘层且位于所述第二电极上方的第四过孔；位于所述第三绝缘层上的补偿电极，所述补偿电极的一端通过所述第三过孔与所述第一电极电连接，另一端通过第四过孔与所述第二电极电连接。
[0013]本发明的第二方面提供了一种阵列基板的制作方法，包括:在衬底基板上依次层叠形成栅电极层、第一绝缘层、源漏电极层和第二绝缘层，所述栅电极层包括栅连接部，所述源漏电极层包括源漏连接部，所述制作方法还包括:在所述第二绝缘层上形成透明导电层，所述透明导电层包括桥接部，所述桥接部包括:与所述栅连接部电连接的第一电极；与所述源漏连接部电连接的第二电极；连接电极，所述连接电极的一端与所述第一电极电连接，另一端与所述第二电极电连接；以垂直于所述衬底基板且依次经过所述第一电极、所述连接电极和所述第二电极的面为参考面，所述连接电极垂直于所述衬底基板且垂直于所述参考面的截面面积小于所述第一电极垂直于所述衬底基板且垂直于所述参考面的截面面积，所述连接电极垂直于所述衬底基板且垂直于所述参考面的截面面积小于所述第二电极垂直于所述衬底基板且垂直于所述参考面的截面面积。
[0014]可选的，在形成所述第二绝缘层之后，且在形成所述透明导电层之前，所述制作方法还包括:形成第一过孔和第二过孔，所述第一过孔贯穿所述第一绝缘层和所述第二绝缘层，且位于所述栅连接部上方，以使所述第一电极通过所述第一过孔与所述栅连接部电连接，所述第二过孔贯穿所述第二绝缘层，且位于所述源漏连接部上方，以使所述第二电极通过所述第二过孔与所述源漏连接部电连接。
[0015]可选的，所述源漏电极层还包括:待连接的源漏电极层图形，所述待连接的源漏电极层图形包括源极、漏极和数据线；形成所述第二过孔具体为:在所述待连接的源漏电极层图形上方形成第二过孔，以将所述待连接的源漏电极层图形中位于所述第二过孔及其周围区域下方的部分作为所述源漏连接部。
[0016]可选的，所述栅电极层还包括:待连接的栅电极层图形，所述待连接的栅电极层图形包括栅极和栅极线；形成所述第一过孔具体为:在所述待连接的栅电极层图形上方形成第一过孔，以将所述待连接的栅电极层图形中位于所述第一过孔及其周围区域下方的部分作为所述栅连接部。
[0017]可选的，所述制作方法还包括:在所述透明导电层上覆盖第三绝缘层；形成第三过孔和第四过孔，所述第三过孔贯穿所述第三绝缘层且位于所述第一电极上方，所述第四过孔贯穿所述第三绝缘层且位于所述第二电极上方；在所述第三绝缘层上形成补偿电极，所述补偿电极的一端通过所述第三过孔与所述第一电极电连接，另一端通过第四过孔与所述第二电极电连接。
[0018]本发明的第三方面提供了一种显示装置，包括以上所述的阵列基板。
[0019]本发明所提供的阵列基板及其制作方法、显示装置中，用于连接栅连接部与源漏连接部的桥接部包括依次相连的第一电极、连接电极和第二电极，第一电极与栅连接部电连接，第二电极与源漏连接部电连接，通过使连接电极垂直于衬底基板且垂直于参考面(参考面垂直于衬底基板且依次经过第一电极、连接电极和第二电极)的截面面积小于第一电极垂直于衬底基板且垂直于参考面的截面面积，也小于第二电极垂直于衬底基板且垂直于参考面的截面面积，根据电阻线的阻值大小与电阻线的截面面积成反比，从而相对于现有技术连接电极的电阻得以增大，进而桥接部整体的电阻增大，当静电电荷在源漏连接部积累引起源漏连接部与栅连接部之间产生电势差时，桥接部对静电电荷的阻挡作用增强，静电电荷在桥接部内流动速度减慢，有效地防止了生产过程中产生的ESD现象。
【附图说明】
[0020]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0021]图1a为现有技术中阵列基板上栅电极层中的图形和源漏电极层中的图形电连接的截面图；
[0022]图1b为现有技术中阵列基板上栅电极层中的图形和源漏电极层中的图形电连接的平面图；
[0023]图2a为本发明实施例一所提供的阵列