一种薄膜晶体管结构及其制备方法
【技术领域】
[0001]本发明涉及晶圆制造领域及显示技术领域，具体是一种薄膜晶体管结构及其制备方法。
【背景技术】
[0002]随着科学技术的快速发展，应用于手机、平板或电脑中的屏幕显示技术正不断地更新迭代，特别是自上世纪90年代以来，随着技术的突破及市场需求的急剧增长，使得以液晶显示(LCD)为代表的平板显示(FPD)技术迅速崛起。尤其是薄膜晶体管液晶平板显示器(TFT-LCD)，其具有性能优良、大规模生产特性好、自动化程度高、原材料成本低廉等诸多优点，因此成为平板显示器市场的主流产品。
[0003]薄膜晶体管液晶平板显示器是一类有源矩阵液晶显示设备，该类显示屏上的每个液晶像素点都是由集成在像素点后面的薄膜晶体管来驱动，薄膜晶体管(TFT)对于显示器的响应度及色彩真实度等具有重要影响，是该类显示器中的重要组成部分。
[0004]TFT (Thin Film Transistor)，即薄膜晶体管，主要有背沟道刻蚀结构TFT和背沟道保护结构TFT。背沟道刻蚀结构TFT主要包括由下至上依次设置的基板、栅极、栅极绝缘层、半导体层，以及位于半导体层和栅极绝缘层上方的源漏极层(包括漏极和源极)。其中，源漏极层是沉积在栅极绝缘层和半导体层上之后，在对应于半导体层的位置处，通过湿刻蚀制程得到的。由于湿刻蚀制程中需要使用强酸及其混合物，容易使背沟道处的半导体层遭到破坏。
[0005]目前的TFT元件中，使用较多的半导体层材料为a-1GZO薄膜，该材料具有载流子迀移率高、稳定性及均匀性佳等方面的优势，具有非常广泛地应用前景。但是有相关报道指出水、氧与光等介质与a-1GZO薄膜的接触将影响TFT元件的特性，因此更多技术人员采用背沟道保护结构TFT，在半导体层上设置保护层。背沟道保护结构TFT与背沟道刻蚀结构TFT的主要区别在于，半导体层上还设有一层刻蚀阻挡层，用于保护半导体层不因刻蚀制程而受到破坏。但是采用该种结构的TFT时，需要增加一道工序来制作刻蚀阻挡层，影响产品的生产效率。此外，在半导体层上沉积刻蚀阻挡层的工艺仍会对半导体层材料的性能造成影响，并且由于该层的增加，使得TFT的尺寸增大，设计空间变小。
[0006]虽然现有技术中已开发有一些不同类型的薄膜晶体管结构，但是出于提高TFT结构性能、延长其使用寿命、扩展TFT矩阵设计空间、改良TFT结构的制备方法等因素的考虑，实有必要对现有技术进行改进，设计一种能够解决上述问题的新型薄膜晶体管结构并提供相应的制备方法。
【发明内容】
[0007]本发明的目的在于提供一种新型的薄膜晶体管结构及其制备方法，主要用于解决现有技术中设置刻蚀阻挡层保护半导体层时所产生的各种问题。
[0008]具体地，本发明包括两个方面的内容。
[0009]第一个方面，本发明提供一种薄膜晶体管结构，包括由下至上依次设置的基板、栅极、栅极绝缘层、半导体氧化物层、源漏极层、钝化层和透明导电层，在对应于所述半导体氧化物层上方的所述源漏极层处，通过刻蚀形成刻蚀阻挡层，所述半导体氧化物层和所述刻蚀阻挡层经过加热活化后分别成为半导体层和绝缘层。
[0010]【具体结构】进一步地，所述源漏极层朝向其内部凹陷形成窗口，所述刻蚀阻挡层容置在所述窗口中且与所述源漏极层连接，所述刻蚀阻挡层的厚度小于所述源漏极层，所述钝化层覆盖在所述刻蚀阻挡层和所述源漏极层上方。
[0011]可以理解的是，在本发明中，所述源漏极层是指用于形成源极和漏极两个电极的层结构，所述源漏极层向自身内部刻蚀形成内凹的窗口后，窗口两侧即分别为源极和漏极。
[0012]【基板】进一步地，所述基板为玻璃基板。
[0013]【栅极-材料】进一步地，所述栅极的材料为金属材料。
[0014]可选地，所述栅极为Al、Mo、Nd中的一种或几种。
[0015]优选地，所述栅极为Al/Mo。
[0016]【栅极-厚度】进一步地，所述栅极的厚度为2000?5500埃，该厚度范围包括了其中的任何具体点值，例如2000埃、2500埃、3000埃、3500埃、4000埃、4500埃或者2500埃。
[0017]【栅极绝缘层-材料】进一步地，所述栅极绝缘层为S1x层或者SiNx与S1x的复入PI=I /Ζλ O
[0018]优选地，所述栅极绝缘层为SiNx与S1x的复合层。
[0019]【栅极绝缘层-厚度】进一步地，所述栅极绝缘层的厚度为1500?4000埃，该厚度范围包括了其中的任何具体点值，例如1500埃、1800埃、2000埃、2200埃、2500埃、3000埃、3300 埃、3500 埃、3800 埃或者 4000 埃。
[0020]【半导体氧化物层-材料】进一步地，所述半导体氧化物层为金属氧化物层。
[0021]可选地，所述金属氧化物层为ZnO层、In2O3层、IZO层或IGZO层中的一种或几种。
[0022]优选地，所述半导体氧化物层为IGZO层。
[0023]【半导体氧化物层-厚度】进一步地，所述半导体氧化物层的厚度为400?1500埃，该厚度范围包括了其中的任何具体点值，例如400埃、500埃、700埃、900埃、1000埃、1200埃或者1500埃。
[0024]【源漏极层-复合层】进一步地，所述源漏极层为复合层，所述复合层的底层为ZnO(Al)层，顶层为金属材料。
[0025]可选地，所述源漏极层顶层的金属材料为Al、Mo、Nd中的一种或几种的混合物。
[0026]优选地，所述金属材料为Al/Mo。
[0027]【源漏极层-厚度】进一步地，所述源漏极层的底层厚度为300?1000埃，该厚度范围包括了其中的任何具体点值，例如300埃、400埃、500埃、600埃、700埃、800埃、900埃或者1000埃，所述源漏极层的顶层厚度为1000?6000埃，该厚度范围包括了其中的任何具体点值，例如 1000 埃、1500 埃、2000 埃、2500 埃、3000 埃、3500 埃、4000 埃、4500 埃、5000埃、5500埃或者6000埃。
[0028]【刻蚀阻挡层-材料】进一步地，所述刻蚀阻挡层为ZnO(Al)层。
[0029]【刻蚀阻挡层-厚度】进一步地，所述刻蚀阻挡层的厚度为50?500埃，该厚度范围包括了其中的任何具体点值，例如50埃、100埃、150埃、200埃、250埃、300埃、350埃、400埃、450埃或者500埃。
[0030]【钝化层-材料】进一步地，所述钝化层为S1x层或者SiNx与S1x的复合层。
[0031]优选地，所述钝化层为SiNx与S1x的复合层。
[0032]更优选地，所述钝化层中的S1x层与所述刻蚀阻挡层、所述源漏极层相接触。
[0033]【钝化层-厚度】进一步地，所述钝化层的厚度为1500?4000±矣，该厚度范围包括了其中的任何具体点值，例如1500埃、1800埃、2000埃、2200埃、2500埃、3000埃、3300埃、3500埃、3800埃或者4000埃。
[0034]【透明导电层-材料】进一步地，所述透明导电层的材料为ΙΤ0、纳米银线、MO、ATO、FTO或ATO中的一种或几种。
[0035]其中，ITO是指In2O3 = Sn的掺杂体系，IMO是指In2O3 = Mo的掺杂体系，ATO是指SnO2ISb的掺杂体系，FTO是指SnO2 = F的掺杂体系，ZAO是指ZnO = Al的掺杂体系。
[0036]优选地，所述透明导电层的材料为ΙΤ0。
[0037]【透明导电层-厚度】进一步地，所述透明导电层的厚度为300?1000埃，该厚度范围包括了其中的任何具体点值，例如300埃、400埃、500埃、600埃、700埃、800埃、900埃或者1000埃。
[0038]第二个方面，本发明提供一种上述薄膜晶体管结构的制备方法，包括以下步骤:
[0039]在基板上沉积并光刻栅极；
[0040]在所述栅极上方沉积栅极绝缘板；
[0041]在所述栅极绝缘板上方沉积并光刻半导体氧化物层；
[0042]在所述半导体氧化物层上方沉积并光刻源漏极层；
[0043]在对应于所述半导体氧化物层上方的所述源漏极层处，刻蚀所述源漏极层，形成刻蚀阻挡层；
[0044]在所述源漏极层和所述半导体氧化物层的上方沉积钝化层；
[0045]在所述钝化层上方沉积透明导电层。
[0046]进一步地，所述基板为玻璃基板。
[0047]【栅极-具体】进一步地，采用物理气相沉积方法在基板上沉积所述栅极，再依次利用黄光工艺和刻蚀工艺制得具有图形的所述栅极。
[0048]进一步地，所述栅极为金属材料。
[0049]可选地，所述栅极为Al、Mo、Nd中的一种或几种。
[0050]优选地，所述栅极为Al/Mo。
[0051]进一步地，所述栅极的厚度为2000?5500埃，该厚度范围包括了其中的任何具体点值，例如2000埃、2500埃、3000埃、3500埃、4000埃、4500埃或者2500埃。
[0052]【栅极绝缘板-具体】进一步地，采用等离子增强化学气相沉积方法在已刻蚀好的所述栅极上沉积所述栅极绝缘板。
[0053]进一步地，所述栅极绝缘层为S1x层或者SiNx与S1x的复合层。
[0054]优选地，所述栅极绝缘层为SiNx与S1x的复合层。
[0055