电容器及其制作方法
【技术领域】
[0001] 本发明涉及半导体器件及其制作方法，特别是涉及一种具有不同的底存储单元板 (bottom cell plate, BCP)侧壁厚度的电容器及其制作方法。
【背景技术】
[0002] 电容器继续在更高世代的集成电路制造中具有越来越高的深宽比（aspect ratio)。例如，现在的动态随机存取存储器（DRAM)电容器有1到3微米的高度和小于或等 于约0. 1微米的宽度。
[0003] 电容器的常见类型是所谓的容器装置，也就是将储存电极成型为容器状。介电材 料和另一个电容器电极可以在容器内和/或沿着容器形成，使得其同时具有高容量和小尺 寸。
[0004]为达到所要的电容值但又要减少所占芯片面积，容器状的储存节点继续变得更高 更窄（即具有更大的深宽比）。不幸的是，高深宽比的容器状储存节点结构较为薄弱，其容 易发生坍塌现象。
[0005] 目前避免容器坍塌通常是利用所谓的支撑网方法。在这种方法中，利用支撑网撑 住容器状电极，同时显露出容器状电极的外表面。以此方法，容器状电极会形成在支撑材料 如硼磷硅玻璃（BPSG)的开口中，然后将支撑材料以各向同性刻蚀工艺去除。
[0006] 然而，单独使用常用的支撑网方法仍不足以避免深宽比越来越高的容器状储存节 点发生倾倒、扭转或破裂等问题。此外，为了满足高阶DRAM对于电容量的要求，目前的电容 结构需要进一步的改良。因此，需要开发新的储存节点的结构，以及形成储存节点结构的新 方法。
【发明内容】
[0007] 本发明的主要目的即在于提供一种电容器，其具有不同的底存储单元板侧壁厚 度，借以增加电容值，且具有双支撑网结构（duallatticestructure)，以提高电容器结构 的深宽比，进一步避免坍塌（toppling)问题。本发明同时提出制作所述电容器的方法步 骤。
[0008] 本发明一实施例提供一种电容器，包含有一基材、一堆叠层，设于所述基材上，其 中所述堆叠层包括设于基材上的一绝缘层、一堆叠材料层，设于所述绝缘层上、一上支撑网 层，位于所述堆叠材料层上、以及一下支撑网层，设于所述堆栈材料层内、多个容器状储存 节点结构，位于所述基材上且被所述堆叠层所环绕，且所述储存节点结构具有一基部及由 所述基部向上延伸的一侧壁，其中侧壁包括两个部分：一上部具有较小厚度，而一下部具有 较大厚度、一电容介电材料层，设于各所述容器状储存节点结构的表面、以及一电容电极材 料层，设于所述电容介电材料层上，所述电容电极材料层通过所述电容介电材料层电容耦 合至所述储存节点结构。
[0009] 本发明另一实施例提供了一种制作电容器的方法，其步骤包含有：提供一基材，其 上具有一堆叠层，所述堆叠层包括基材上的一绝缘层、一堆叠材料层，设于所述绝缘层上、 一上支撑网层，位于所述堆叠材料层上、以及至少一下支撑网层，设于所述堆叠材料层内、 于所述堆叠层中形成一孔洞、于所述堆叠层及所述孔洞的表面共形地沉积一储存层、将所 述孔洞填满一光刻胶、去除位于所述上支撑网层上的储存层部位、部分去除位于所述孔洞 内的光刻胶并显露出部分的所述储存层、对显露出来的所述储存层进行薄化、去除所述光 刻胶、于所述储存层的表面形成一电容介电材料层；以及于所述电容介电材料层上形成一 电容电极材料层。
[0010] 为让本发明的上述目的、特征及优点能更明显易懂，下文特举较佳实施方式，并配 合所附图式，作详细说明如下。然而如下之较佳实施方式与图式仅供参考与说明用，并非用 来对本发明加以限制者。
【附图说明】
[0011] 图1至图7绘示出本发明实施例中制作电容器的方法的横断面示意图；
[0012] 图8至图10绘示出本发明另一实施例中制作双侧电容器结构的方法的横断面示 意图。
[0013] 其中，附图标记说明如下：
[0014] 12半导体基材
[0015] 14绝缘层
[0016] 16漏极/源极掺杂区
[0017] 20堆叠层
[0018] 22较低的堆叠材料层
[0019] 24较高的堆叠材料层
[0020] 26下支撑网层
[0021] 28上支撑网层
[0022]30 孔洞
[0023]32导电层
[0024] 34储存层
[0025]36 孔洞
[0026]38光阻层
[0027] 38a外部光阻
[0028]38b内部光阻
[0029]40储存节点结构
[0030]40a基部
[0031] 40b侧壁
[0032]40c上部
[0033]40d下部
[0034]42电容介电材料层
[0035] 44电容电极材料层
[0036] 44a部份
[0037]dl厚度 [0038]d2厚度
【具体实施方式】
[0039] 下文中将参照附图来说明本发明细节，该些附图中的内容构成了说明书细节描述 的一部份，并且以可实行的特例描述方式来绘示。下文中的实施例会描述足够的细节，使得 本领域的一般技术人员得以具以实施。当然，本发明也可实行其他的实施例，或是在不悖离 文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文中的细节 描述不应被视为是对本发明的限制，反之，其中所包含的实施例将由随附的权利要求来加 以界定。
[0040] 请参照图1至图7,其绘示出本发明实施例中制作电容器的方法的横断面示意图。 如图1所示，提供一半导体基材12作为形成器件及电路的基底。上述半导体基材12可以 包含单晶硅，或泛指一半导体基材或其一部份。上述半导体基材12可以包含半导体材料， 例如一整片的半导体晶圆或一半导体材料区域。其中，「基材」一词泛指任何支撑性结构， 包括半导体基材，不限于单一材料。图中的半导体基材12虽然绘示成均匀同构型，但其仅 为示意图，事实上半导体基材12也可以包含不同材料。基材可以包含集成电路制造中有关 的不同材料，例如，金属、阻障材料、扩散材料或绝缘材料等等。
[0041] 如图1所示，在半导体基材12上形成有绝缘层14,并在绝缘层14之间形成有漏极 /源极掺杂区16。绝缘层14可以是形成在半导体基材12内的浅沟绝缘结构，其被至少一 绝缘材料所填满。例如绝缘层14可以包括二氧化娃、氮化娃或氮氧化娃，但不限于此。上 述漏极/源极掺杂区16可以包括任何一种合适的掺质或掺质组合，在此实施例中，上述掺 质可以是N型掺质，而上述漏极/源极掺杂区16可以N型掺杂区，例如半导体基材12可为 单晶硅，而上述漏极/源极掺杂区16是以磷或砷掺杂于半导体基材12预定区域。另外，在 上述漏极/源极掺杂区16可以形成金属，例如，钨或氮化钛等金属层，其可以电连接至储存 节点的基部。
[0042]先在半导体基材12上形成一堆叠层20,覆盖住绝缘层14以及漏极/源极掺杂区 16。上述堆叠层20可以包括一较低的堆叠材料层22以及一较高的堆叠材料层24。在较低 的堆叠材料层22以及较高的堆叠材料层24之间设有一较低的下支撑网层26。在较高的堆 叠材料层24上面则形成有一较高的上支撑网层28。根据本发明实施例，较低的堆叠材料层 22以及下支撑网层24的厚度（dl)约为8000埃(；A>，较高的堆叠材料层24以及上支撑网层 28的厚度（d2)约为7000埃，整个堆叠层20的厚度约为15000埃至20000埃。
[0043] 堆叠材料层22以及堆叠材料层24可以是任何合适组成的牺牲层，例如，可以包括 娃玻璃材料，如硼磷娃玻璃、磷娃玻璃或氟娃玻璃等、旋涂介电材、正娃酸乙醋（tetraethyl orthosilicate，TEOS)沉积而成的二氧化硅、或半导体层，如非晶硅或多晶硅。下支撑网层 26以及上支撑网层28可以是任何合适组成，例如氮化硅。在此实施例中，在堆叠材料层22 以及堆叠材料层24中仅绘示出单一层下支撑网层26,然而，在其它实施例中，其也可能有 两层以上的下支撑网层。
[0044]接着在堆叠层20中形成多个孔洞30,后续将用来容纳储存节点结构。上述孔洞 30贯通堆叠层20的全部厚度，并显露出下方的漏极/源极掺杂区16。在此实施例中，漏极 /源极掺杂区16是用来与储存节点电连接，因此，可以于露出的漏极/源极掺杂区16上形 成一导电层32,以改善储存节点基部与漏极/源极掺杂区16的电性耦合。举例来说，导电 层32可以是金属硅化物，例如，钛金属硅化物或钨金属硅化物等，其可利用金属硅化工艺 形成。此外，若漏极/源极掺杂区16具有金属，例如钨或氮化钛/钨，上述导电层32也可 以省略。
[0045] 根据本发明实施例，上述设计包括双支撑网层（或多支撑网层）可以提供足够的 支撑强度，避免电容电极坍塌。此外，在上述双支撑网层（或多支撑网层）架构中，电容制 作中将可容许更高的深宽比，如此进一步提高电容值。
[0046] 如图2所示，堆叠层20中形成多个孔洞30之后，于堆叠层20及孔洞30的表面共 形地沉积一储存层34。储存层34不会填满孔洞30,因此，储存层34的表面在各孔洞30内 界定出较小的孔洞36。在此实施例中，储存层34后续将用来形成具有不同厚度的储存节 点结构。根据本发明实施例，储存层34可以是任何合适的导电组成，例如氮化钛，但不限于 此。
[0047] 如图3所示，形成上述储存层34之后，接着于堆叠层20上形成一光刻胶层38。在 此实施例中，光刻胶层38可以包括一外部光刻胶38a，覆盖在堆叠层20上，以及一内部光刻 胶38b，填入各孔洞36内。光刻胶层38的内部光刻胶38b可以避免后续的抛光工艺中抛光 后颗粒或残余物陷入各孔洞36内。此外，光刻胶层38可以由其它材料来代替，例如一氧化 层，如旋涂介电层。
[0048] 如图4所示，形成光刻胶层38之后，进行一化学机械抛光（chemicalmechanical polishing，CMP)工艺，移除光刻胶层38的外部光刻胶38a，以及位于上支撑网层28上的储 存层34部份，如此将储存层34转变成嵌入于堆叠层20中的容器状储存节点结构40。储 存节点结构40包括一基部40a，其通过导电层32与漏极/源极掺杂区16电连接，以及侧 壁40b从基部40a向上延伸。此时，储存节点结构40的上表面与上支撑网层28的上表面 切齐。从图4的横断面来看，虽然各储存节点结构40绘示有两个侧壁40b，但是从立体结构 来看，这两个侧壁是相连的，构成环形的单一侧壁。
[0049] 从图4的横断面来看，侧壁40b从下到上具有约略相等的厚度，其中，「约略相等」 一词是指在储存节电结构40的工艺可接受的容忍度下具有均一的厚度。其中，储存节电结 构40的侧壁40b的厚度可以介于40埃至100埃之间，例如70埃。在