半导体器件的制作方法及ti-igbt的制作方法
【技术领域】
[0001]本发明涉及半导体器件的制作领域，更具体的说是涉及一种半导体器件的制作方法及T1-1GBT的制作方法。
【背景技术】
[0002]在半导体器件制造过程中，通常需要在半导体衬底表面的局部区域形成适当类型和适当浓度的掺杂区，而其他区域不进行掺杂，即对半导体衬底实现局部掺杂。
[0003]现有的局部掺杂包括光刻工艺和离子注入工艺，一般的光刻工艺要对半导体衬底表面进行清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序，在半导体衬底表面需要进行掺杂的区域形成窗口，在半导体衬底表面不需要进行掺杂的区域形成光刻胶或薄膜进行掩盖，然后对带有光刻胶或薄膜的半导体衬底进行离子注入，由于窗口外的地方有光刻胶或薄膜进行遮挡，离子无法进入到半导体衬底中，而窗口对应的地方没有光刻胶或薄膜遮挡，离子进入到半导体衬底中形成掺杂区，从而在半导体衬底上形成局部掺杂。
[0004]由于光刻工艺包括多个工艺步骤，且需要光刻机才能实现，造成在半导体器件制作过程中对局部掺杂精度要求较低的区域实现局部掺杂时，工艺繁琐且成本较高。
【发明内容】
[0005]有鉴于此，本发明提供一种半导体器件的制作方法及T1-1GBT (Triple modeIntegrate-1nsulated Gate Bipolar Transistor,三模式集成绝缘栅型双极晶体管)的制作方法，以解决现有技术中对局部掺杂精度要求较低的半导体器件实现局部掺杂时，工艺繁琐且成本较大的问题。
[0006]为实现上述目的，本发明提供如下技术方案:
[0007]一种半导体器件的制作方法，包括:
[0008]提供半导体衬底；
[0009]在所述半导体衬底的一个表面上掺杂第一类型杂质，形成全部掺杂的第一掺杂层；
[0010]在所述第一掺杂层上设置带有通孔图案的离子罩，所述通孔暴露出所述第一掺杂层待形成第二掺杂区的表面；
[0011]对设置有离子罩的第一掺杂层掺杂第二类型杂质，在所述待形成第二掺杂区掺杂形成第二掺杂区，其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。
[0012]优选地，所述掺杂第一类型杂质与所述掺杂第二类型杂质的具体过程为:采用离子注入机进行离子注入。
[0013]优选地，所述在所述第一掺杂层上设置带有通孔图案的离子罩具体为:将离子罩安装在所述离子注入机上，移动所述形成全部掺杂的第一掺杂层的半导体衬底，将所述形成全部掺杂的第一掺杂层的半导体衬底与所述离子罩对准。
[0014]优选地，所述在所述第一掺杂层上设置带有通孔图案的离子罩具体为:采用夹具将所述离子罩与所述形成全部掺杂的第一掺杂层的半导体衬底对准后固定在一起。
[0015]优选地，所述离子罩为金属片。
[0016]优选地，所述半导体器件为快恢复二极管、门极可关断晶闸管、电子注入增强门极晶体管、集成门极换流晶闸管、MOS控制型可关断晶闸管或集成门极双晶体管中的任意一种。
[0017]本发明还提供了另外一种半导体器件制作方法，包括:
[0018]提供半导体衬底；
[0019]在所述半导体衬底的一个表面设置带有第一掺杂区图案的第一离子罩；
[0020]对设置有第一离子罩的半导体衬底进行第一类型杂质的掺杂，形成第一掺杂区；
[0021]在形成第一掺杂区的半导体衬底表面设置带有第二掺杂区图案的第二离子罩；
[0022]对设置有第二离子罩的半导体衬底进行第二类型杂质的掺杂，形成第二掺杂区。
[0023]优选地，所述第一类型杂质的掺杂与所述第二类型杂质的掺杂的具体过程为:采用离子注入机进行离子注入。
[0024]优选地，所述离子罩为金属片。
[0025]优选地，所述半导体器件为快恢复二极管、门极可关断晶闸管、电子注入增强门极晶体管、集成门极换流晶闸管、MOS控制型可关断晶闸管或集成门极双晶体管中的任意一种。
[0026]同时，本发明还提供了一种T1-1GBT的制作方法，包括:
[0027]S1、提供半导体衬底，所述半导体衬底的一个表面内包括多个IGBT元胞，所述IGBT元胞包括漂移区，位于所述漂移区表面内的基区，位于所述基区表面内的两个发射区，以及覆盖所述两个发射区的发射极金属；
[0028]S2、将所述半导体衬底的另一个表面减薄，并采用离子罩在所述半导体衬底的减薄面上形成所述T1-1GBT的背面结构，所述背面结构包括并列排布且掺杂类型相反的第一掺杂区和第二掺杂区。
[0029]优选地，所述采用离子罩在所述半导体衬底的减薄面上形成所述T1-1GBT的背面结构，具体包括:
[0030]S201、在所述半导体衬底的减薄面上形成全部掺杂的第一掺杂层；
[0031]S202、在所述第一掺杂层上设置带有第二掺杂区图案的离子罩，对所述第一掺杂层进行局部离子掺杂，形成第二掺杂区，所述第一掺杂层上其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。
[0032]优选地，所述采用离子罩在所述半导体衬底的减薄面上形成所述T1-1GBT的背面结构，具体包括:
[0033]S211、在所述半导体衬底的减薄面上设置带有第一掺杂区图案的第一离子罩，对所述半导体衬底的减薄面进行局部离子掺杂，形成第一掺杂区；
[0034]S212、在所述半导体衬底的减薄面上设置带有第二掺杂区图案的第二离子罩，对所述半导体衬底的减薄面进行局部离子掺杂，形成第二掺杂区。
[0035]优选地，在步骤S2中将所述半导体衬底的另一个表面减薄之后，形成所述T1-1GBT的背面结构之前，还包括:
[0036]对所述半导体衬底的减薄表面进行全部掺杂，在所述半导体衬底的减薄表面形成缓冲层。
[0037]优选地，所述半导体衬底的基材为硅、碳化硅、氮化镓、金刚石或磷化镓中的任意一种。
[0038]经由上述的技术方案可知，本发明提供的半导体器件的制作方法，在半导体器件制作过程中对局部掺杂精度要求较低的区域进行掺杂，所述局部掺杂方法采用离子罩对半导体衬底进行遮挡，在离子注入过程中，使部分区域的离子通过，部分区域的离子被遮挡，仅一步就实现了对半导体衬底的局部遮挡，相对于现有技术中需要涂胶、曝光、显影等工序实现局部遮挡，本发明提供的制作方法大大简化了工艺，缩短生产周期，提高了生产效率；且离子罩的制作成本相对于光刻机以及光刻工艺中的各工序需要的设备的成本大大降低，进而能够减少半导体器件的生产成本。
[0039]即在对局部掺杂精度要求较低的半导体器件制作过程中，本发明提供的制作方法能够代替现有技术中通过光刻工艺和离子注入工艺实现的局部掺杂，由于本发明中的制作方法工艺步骤简单，因此可以简化工艺，缩短生产周期，并且由于所述方法采用的离子罩相对于昂贵的光刻机来说，成本大大降低，在一定程度上能够降低半导体器件的生产成本。
[0040]本发明还提供了一种T1-1GBT的制作方法，其正面IGBT元胞采用现有的光刻工艺形成，而在制作所述T1-1GBT背面的掺杂区时，采用上述提供的制作方法形成，由于T1-1GBT背面的掺杂区面积较大，局部掺杂精度要求较低，采用昂贵的光刻