包含导电底部填充材料的半导体装置及封装以及相关方法
【专利说明】
[0001] 优先权主张
[0002] 本申请案主张2013年3月27日申请的名称为"包含导电底部填充材料的半导体 装置及封装以及相关方法（SEMICONDUCTORDEVICESANDPACKAGESINCLUDINGCONDUCTIVE UNDERFILLMATERIALANDRELATEDMETHODS)"的第 13/851，788 号美国专利申请案的权益。
技术领域
[0003] 本发明的实施例涉及用于将半导体装置机械及电连接到衬底（例如使用导电底 部填充材料来将具有细间距导电结构（例如焊球、金属支柱）的半导体装置连接到衬底或 另一半导体装置）的封装技术。
【背景技术】
[0004] 在电子工业中存在减小电子装置的组件的大小的趋势。这种大小上的减小可实现 成本减小、效率提高及能量需求降低，以及其它益处。半导体装置封装（例如，存储器、处理 器、发光二极管（LED)、微机电系统（MEMS)装置封装、其组合）已成为各种大小减小工作的 对象。例如，减小由半导体装置封装覆盖的区域的一种方法包含将多个半导体设备彼此堆 叠，且使用硅穿孔（TSV)来将多个半导体装置电耦合到下伏衬底。
[0005] -些常规半导体装置封装包含导电结构（例如，焊料凸块、铜柱），其将半导体装 置彼此电耦合及/或电耦合到下伏衬底。底部填充材料安置于半导体装置之间的容积中， 以将物理稳定性添加到封装且保护导电结构免于环境损害（例如，通过形成防潮层）。尽管 可包含添加剂及填充材料以更改底部填充材料的机械、化学及/或热性质，但常规底部填 充材料主要是电介质材料（例如，聚合物）。
[0006] 半导体装置在操作期间产生非所要量的热量。例如，已知逻辑装置（例如，处理 器）、动态随机存取存储器（DRAM)装置及互补金氧半导体（CMOS)装置会在操作期间产生显 著热量。如果此类装置与其它半导体装置堆叠或由其覆盖，且被囊封、使用盖子来覆盖或两 者（例如在包括多个半导体装置的半导体装置封装中），那么在半导体装置中的一或多者 内，热量可滞留，且温度可上升到不可接受的水平。将热量从半导体装置封装中的半导体装 置及衬底转移走可改善半导体装置的性能，且可减小对半导体装置造成热致损害的可能。
[0007] 已知使用包含环氧成分及助焊剂成分的环氧助焊剂以在半导体装置的导电元件 与衬底的接合垫之间的电连接的形成期间将氧化物从半导体装置的导电元件（例如，导电 结构、焊球）移除。当在形成电连接时或之后，例如通过借助加热的蒸发而移除助焊剂成 分。环氧助焊剂的环氧成分可同时或随后被固化，以形成可在结构上加固半导体装置与衬 底的接合的固体环氧树脂。然而，环氧树脂的热阻相对较高（即，环氧树脂一般不是良好热 导体），且热量可由热绝缘环氧树脂保留在封装的半导体装置中。此热量可损害半导体装置 封装及/或减少半导体装置封装的性能。
[0008] 已将填充剂添加到底部填充材料以增加通过底部填充材料的热传导。例如，已将 陶瓷材料的颗粒用作填充剂以改善通过底部填充材料的热传递。然而，陶瓷填充剂（例如， 氮化铝及氮化硼）难以以球形形式生产，且当以薄片形式被采用时，可造成难以实现均匀 的、厚度可接受的接合线，且可在保护（例如，钝化）层上穿孔。导电颗粒（例如，金属颗粒） (其可展现比陶瓷颗粒或其它电绝缘颗粒更大的导热性）一般避免作为填充剂，或是以受 限浓度使用，以抑制半导体装置封装的邻近导电结构之间的非所要电连通（例如，短路）。
【附图说明】
[0009] 图1到7说明一种根据本发明的实施例的将半导体裸片附接到衬底以形成半导体 装置封装的方法。
[0010] 图1到3说明一种根据本发明的实施例的用于使用环氧助焊剂来涂布半导体裸片 的细间距导电结构的工艺。
[0011] 图4说明定位于衬底上方的半导体裸片，其中半导体裸片的经涂布的细间距导电 结构与衬底的接合垫对准。
[0012] 图5说明放置于衬底上的半导体裸片，其中经涂布的细间距导电结构定位于衬底 的接合垫上方。
[0013] 图6说明形成到衬底的导电特征的电连接的细间距导电结构。
[0014] 图7说明包含安置于半导体裸片与衬底之间的容积中的底部填充材料的半导体 装置封装的一部分。
[0015] 图8是根据本发明的实施例的沿图7的线I-I取得的图7的半导体装置封装的部 分的横截面俯视图。
[0016]图9是根据本发明的另一实施例的类似于图8的半导体装置封装的一部分的横截 面俯视图。
[0017]图10是根据本发明的实施例的半导体装置封装的横截面侧视图。
【具体实施方式】
[0018] 如文中所使用，参考给定参数的术语"实质上"表示且在所属领域的一般技术人员 将了解的程度上涵盖满足了给定参数、性质或条件，同时有较小程度的偏差（例如在可接 受制造公差内）。经由实例且无限制，"实质上"满足的参数可为至少约90%满足、至少约 95%满足或甚至至少约99%满足。
[0019] 如文中所使用，任何关系术语（例如"第一"、"第二"、"在上方"、"在上"、"顶部"、 "底部"、"垂直"、"横向"等等）是为了清晰及方便理解本发明及附图而使用，且除了上下文 另外清晰指示之处之外，不表示或取决于任何特定偏好、定向或顺序。
[0020] 以下描述提供特定细节，例如材料类型及处理条件，以便提供对本发明的实施例 的透彻描述。然而，所属领域的一般技术人员将了解，本发明的实施例可在不采用这些特性 细节的情况下实施。当然，本发明的实施例可结合行业中所采用的常规半导体制造技术而 实施。另外，下文所提供的描述可能未形成用于制造半导体装置及封装的完整工艺流程。下 文所描述的结构无需形成完整半导体装置或封装。在下文仅详细描述理解本发明的实施例 所需的工艺动作及结构。形成完整半导体装置、封装及系统的额外动作可通过常规制造技 术执行。因此，在文中仅描述理解本发明的实施例所需的方法及半导体装置结构。
[0021] 在以下详细描述中，对附图进行参考，所述附图形成本发明的一部分，且其中经由 说明来展示其中可实施本发明的特定实施例。足够详细地描述这些实施例，以使得所属领 域的一般技术人员能够实施本发明。然而，可利用其它实施例，且可在不背离本发明的范围 的情况下做出结构、逻辑、方法及组成上的改变。文中所呈现的说明不希望是任何特定系 统、装置、结构或封装的真实视图，而仅为经采用以描述本发明的实施例的理想化的表示。 文中所呈现的图式无需按照比例绘制。另外，图式之间的共用元件可保留相同数字名称。然 而，编号中的任何相似性不表示结构或组件需要在大小、组成、配置或其它性质上相同。
[0022] 本发明的实施例包含（例如）将半导体裸片电及机械连接到衬底（例如，另一半 导体裸片（例如，存储器裸片、逻辑裸片）、印刷电路板、插入器等等）以形成半导体装置封 装的方法。所述方法包含使用底部填充材料，其可包含导热及导电填充材料以促进通过底 部填充材料的热量转移。使用此底部填充材料可在半导体裸片及衬底中的至少一者中维持 足够低的温度，以改善或维持其性能及可靠性。另外，本发明的实施例包含使用此类底部填 充材料来形成半导体装置封装的方法。为避免或减少用于将半导体裸片连接到衬底的导电 结构（例如，焊料凸块、导电支柱、金属支柱、铜柱）之间的电短路，在将底部填充材料引入 半导体裸片与衬底之间的容积中之前，导电结构可至少部分涂布有环氧助焊剂。环氧助焊 剂的环氧成分可在导电结构与任何邻近导电底部填充材料之间形成电绝缘屏障。本发明的 方法可尤其对将半导体裸片附接到衬底（其中多个细间距导电结构用于形成半导体裸片 与衬底之间的电连接）有用。因此，本发明的实施例可实现使用底部填充材料中的导电填 充材料（例如，金属填充材料）来实质上增强导热性。
[0023] 图1到7说明一种将半导体裸片100附接到衬底的方法。参考图1，半导体裸片 100可以是常规半导体裸片，其包含（例如）动态随机存取存储器（DRAM)裸片、快闪裸片、 逻辑裸片（例如，处理器裸片）、互补金氧半导体（CMOS)裸片等等。因此，本发明的方法不 限于任何特定类型的半导体裸片100。半导体裸片100可包含从主要表面突出以用于将半 导体裸片100附接及电耦合到衬底的多个导电结构102。经由实例且无限制，导电结构102 中的每一者可以是形成于半导体裸片100的对应导电垫104上的导电凸块或支柱，例如焊 料凸块（例如，包含银锡合金的凸块）、金属支柱、铜柱、尖端有焊料的金属支柱等等。导电 结构102可（例如）跨半导体裸片100的主要表面而布置于所谓的"球栅阵列"（BGA)中。
[0024] 在一些实施例中，多个导电结构102可以细间距形成。间距是用于描述邻近（例 如，重复）特征的大小的概念，且一般被定义为一个特征的宽度加上所述特征与紧邻特征 之间的距离。如文中所使用，词组"细间距"是指特征具有相对较小的间距。因此，以细间 距形成的导电结构102可以是相对较小导电结构102,且/或彼此相对接近而定位。经由实 例且无限制，本发明的导电结构102可具有约1000微米或更小的间距，例如在约40微米与 约500微米之间。在一些实施例中，导电结构102可具有在约40微米与约100微米之间的 间距。在其它实施例中，可以增大的间距（即