料130仍可安置于紧邻导电结构102之间的未填充容积中。
[0050] 参考图10,说明半导体装置封装200,其包含被堆叠且通过第一多个导电结构 202 (其可具有细间距）电耦合的多个半导体存储器（例如DRAM)裸片201A到201H。多个 半导体存储器裸片201A到201H可堆叠于半导体逻辑裸片212上方。半导体逻辑裸片212 可以是处理器，例如专用集成电路（ASIC)处理器或中央处理单元（CPU)处理器。半导体存 储器裸片201A到201H可通过第二多个导电结构202 (其可具有细间距）而电耦合到半导 体逻辑裸片212。半导体逻辑裸片212可通过（例如）第三多个导电结构224(其可具有细 间距，尽管第三多个导电结构224的间距可大于第一多个导电结构202及第二多个导电结 构202的间距）而电耦合到印刷电路板（PCB) 222。PCB222可包含第四多个导电结构226 以将PCB222电耦合到更高层级衬底，例如母板。第四多个导电结构226也可具有细间距， 尽管第四多个导电结构226的间距可大于第一多个导电结构202及第二多个导电结构202 及/或第三多个导电结构224的相应间距。在一些实施例中，第四多个导电结构226可能 不具有细间距。
[0051] 散热器228 (例如铜板）可定位于半导体存储器裸片201A到201H的堆叠上方以 从半导体存储器裸片201A到201H及半导体逻辑裸片212抽走热量。热界面材料（HM) 232 可安置于顶部半导体存储器裸片201H与散热器228之间以改善其间的热传递。
[0052] 经配制为上文所描述或其它导电配方的底部填充材料130中的一者以提供所要 导热性的底部填充材料230可安置于半导体裸片之间（例如在半导体存储器裸片201A到 201H中的任何者与半导体逻辑裸片212之间）、半导体裸片与衬底之间（例如在半导体逻 辑裸片212与PCB222之间）及在衬底与更高层级衬底之间（例如在PCB222与母板之 间）的容积中的任何者或全部中。如上文所解释，底部填充材料230可包含也可以是导电 材料的导热材料，使得底部填充材料230整体上可以是导电的。在底部填充材料230安置 于其中的任何容积中，对应导电结构202、224及/或226的至少外侧表面可由电绝缘材料 210(例如，环氧树脂）覆盖，如上文参考环氧助焊剂110及环氧树脂110A所描述。尽管第 二多个导电结构202、第三多个导电结构224及/或第四多个导电结构226的外侧表面可替 代地或额外由电绝缘材料210覆盖，但为简单起见，电绝缘材料210在图10中被展示为仅 覆盖第一多个导电结构202。
[0053] 在一些实施例中，半导体存储器裸片201A到201H中的每一者之间的容积可填充 有底部填充材料230 (包含导电及导热材料）。另外，更低半导体存储器裸片201A与半导体 逻辑裸片212之间的容积可填充有底部填充材料230。将半导体存储器裸片201A到201H 彼此电耦合且电耦合到半导体逻辑裸片212的导电结构202中的每一者的外侧表面可由电 绝缘材料210覆盖。因此，可减小半导体裸片（包含半导体逻辑裸片212及半导体存储器 裸片201A到201H)的堆叠的整体热阻，且半导体装置封装200的组件（例如半导体存储器 裸片201A到201H及半导体逻辑裸片212)的操作温度可比不包含底部填充材料230 (其包 含导电及导热材料）的半导体装置封装更低。因此，与常规半导体装置封装相比，底部填充 材料230可通过使得半导体装置封装200能够在更低裸片温度中操作而改善半导体装置封 装200的性能、刷新率及可靠性。
[0054] 因此，本发明包含半导体装置，所述装置包含衬底及通过多个细间距导电结构而 电耦合到衬底的至少一个半导体裸片。底部填充材料可安置于衬底与至少一个半导体裸片 之间的容积中且邻近多个细间距导电结构。底部填充材料可包括导热材料。半导体装置还 可包含安置于多个细间距导电结构与底部填充材料之间的电绝缘材料。
[0055] 另外，本发明包含半导体装置封装，所述装置封装包含半导体逻辑裸片及堆叠于 半导体逻辑裸片上方的多个半导体存储器裸片。多个导电结构可将多个半导体存储器裸片 及半导体逻辑裸片中的邻近裸片彼此电耦合。电绝缘材料可覆盖多个导电结构中的每一导 电结构的外侧表面。导热及导电材料可安置于半导体逻辑裸片及多个半导体存储器裸片中 的邻近裸片之间的聚合物基质中。
[0056] 上文所描述及附图中所说明的本发明的实施例不限制本发明的范围，这是由于这 些实施例仅为本发明的实施例的实例。本发明由所附权利要求书及其合法等效物定义。任 何等效实施例处在本发明的范围内。当然，除了文中所示及所描述的所述修改之外，所属领 域的一般技术人员将从描述明白本发明的多种修改，例如所描述的元件的替代性的有用组 合。此类修改及实施例也处在所附权利要求书及其合法等效物的范围内。
【主权项】
1. 一种半导体装置，所述装置包括： 衬底； 至少一个半导体裸片，其通过多个细间距导电结构而电耦合到所述衬底； 底部填充材料，其经安置于所述衬底与所述至少一个半导体裸片之间的容积中且邻近 所述多个细间距导电结构，所述底部填充材料包括导热材料；以及 电绝缘材料，其安置于所述多个细间距导电结构与所述底部填充材料之间。2. 根据权利要求1所述的半导体装置，其中所述衬底包括逻辑裸片及实质上类似于所 述至少一个半导体裸片的另一半导体裸片中的一者。3. 根据权利要求1所述的半导体装置，其中所述电绝缘材料包括环氧材料。4. 根据权利要求1所述的半导体装置，其中所述底部填充材料展现在约1.0 W/mK与约 300.0 W/mK之间的导热性。5. 根据权利要求1所述的半导体装置，其中所述电绝缘材料经化学键接到所述底部填 充材料。6. 根据权利要求1所述的半导体装置，其中所述底部填充材料进一步安置于所述多个 细间距导电结构中的紧邻细间距导电结构之间的容积中。7. 根据权利要求1所述的半导体装置，其中所述导热材料包括小于所述半导体裸片与 所述衬底之间的所述容积的厚度的约三分之一的颗粒。8. 根据权利要求1所述的半导体装置，其中所述多个细间距导电结构以约1000微米或 更小的间距定位。9. 根据权利要求1所述的半导体装置，其中所述电绝缘材料横向囊封所述多个细间距 导电结构中的每一细间距导电结构。10. 根据权利要求1所述的半导体装置，其中所述至少一个半导体裸片包括堆叠于所 述衬底上方的多个半导体裸片。11. 根据权利要求1到10中任一权利要求所述的半导体装置，其中所述底部填充材料 的所述导热材料包括导电材料。12. 根据权利要求11所述的半导体装置封装，其中所述导电材料包括多个导电颗粒。13. -种将半导体裸片附接到衬底的方法，所述方法包括： 使用多个细间距导电结构来将半导体裸片电耦合到衬底； 使用电绝缘材料来覆盖所述多个细间距导电结构中的每一细间距导电结构的至少外 侦U表面；以及 将包含多个导热颗粒及聚合物基质材料的导热材料安置于所述半导体裸片与所述衬 底之间。14. 根据权利要求13所述的方法，其中使用电绝缘材料来覆盖所述多个细间距导电结 构中的每一细间距导电结构的至少外侧表面包括： 使用环氧助焊剂来覆盖每一细间距导电结构的至少所述外侧表面；以及 固化所述环氧助焊剂。15. 根据权利要求14所述的方法，其中固化所述环氧助焊剂包括将热量施加到所述环 氧助焊剂，以固化其环氧成分及蒸发其助焊剂成分的至少一部分。16. 根据权利要求13所述的方法，其中使用多个细间距导电结构来将半导体裸片电耦 合到衬底包括将所述多个细间距导电结构电耦合到所述衬底的对应多个接合垫。17. 根据权利要求16所述的方法，其中将所述多个细间距导电结构电耦合到所述衬底 的对应多个接合垫包括将所述半导体裸片热压接合到所述衬底和使所述多个细间距导电 结构在一段时间内经受温度以至少部分熔化及回焊所述细间距导电结构的材料中的至少 一者。18. 根据权利要求13所述的方法，进一步包括选择所述导电材料以包含所述多个导热 颗粒的至少约50重量％。19. 根据权利要求13到18中任一权利要求所述的方法，进一步包括选择所述导热材料 以包含多个导热及导电颗粒。20. 根据权利要求19所述的方法，进一步包括选择所述导电材料以包括具有约30微米 或更小的最大粒度的所述多个导热及导电颗粒。
【专利摘要】半导体装置及装置封装包含通过多个导电结构而电耦合到衬底的至少一个半导体裸片。所述至少一个半导体裸片可以是多个存储器裸片，且所述衬底可以是逻辑裸片。安置于所述至少一个半导体裸片与所述衬底之间的底部填充材料可包含导热材料。电绝缘材料安置于所述多个导电结构与所述底部填充材料之间。例如用于形成半导体装置封装的将半导体裸片附接到衬底的方法包含使用电绝缘材料来覆盖或涂布将所述半导体裸片电耦合到所述衬底的导电结构的至少外侧表面，及在所述半导体裸片与所述衬底之间安置导热材料。
【IPC分类】H01L23/28, H01L23/48
【公开号】CN105051891
【申请号】CN201480017220
【发明人】杰斯皮德·S·甘德席, 卢克·G·英格兰德, 欧文·R·费伊
【申请人】美光科技公司
【公开日】2015年11月11日
【申请日】2014年3月25日
【公告号】US20140291834, WO2014160675A1