薄膜晶体管阵列基板及其制作方法
【专利说明】
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种薄膜晶体管阵列基板及其制作方法。【【背景技术】】
[0002]传统的薄膜晶体管阵列基板的制作过程一般都需要在钝化层上设置通孔，以及在所述钝化层上设置凹槽，并在所述钝化层上的表面和所述凹槽内设置像素电极层。其中，该像素电极层通过所述通孔与所述薄膜晶体管阵列基板中的数据线层连接。
[0003]在上述传统的技术方案中，在所述钝化层上设置所述通孔和在所述钝化层上设置所述凹槽是分开实施的，也就是说，在所述钝化层上设置所述通孔和在所述钝化层上设置所述凹槽是两个独立的步骤。
[0004]针对上述两个独立的步骤，需要两次不同的Normal Mask (普通掩模)光罩制程，这导致上述技术方案具有较高的成本，并且使得所述薄膜晶体管阵列基板的制作效率不尚O
[0005]故，有必要提出一种新的技术方案，以解决上述技术问题。
【
【发明内容】
】
[0006]本发明的目的在于提供一种薄膜晶体管阵列基板及其制作方法，其能节省薄膜晶体管阵列基板的制作成本以及提高薄膜晶体管阵列基板的制作效率。
[0007]为解决上述问题，本发明的技术方案如下:
[0008]—种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括:一器件组合板，所述器件组合板包括:一基板；一第一信号线层；一半导体层；以及一第二信号线层；一钝化层，所述钝化层设置在所述器件组合板上，所述钝化层上设置有孔洞和凹槽阵列，所述凹槽阵列包括至少一凹槽；一像素电极层，所述像素电极层设置在所述钝化层上以及所述凹槽阵列内，所述像素电极层通过所述孔洞与所述第二信号线层连接。
[0009]在上述薄膜晶体管阵列基板中，所述孔洞具有第一深度，所述凹槽具有第二深度；所述凹槽阵列和所述孔洞均是通过相同的光罩制程和蚀刻制程来形成的。
[0010]在上述薄膜晶体管阵列基板中，所述光罩制程所对应的掩模包括:一第一区域，所述第一区域具有第一透光率，所述第一区域与所述孔洞对应，所述第一透光率与所述第一深度对应；至少一第二区域，所述第二区域具有第二透光率，所述第二区域与所述凹槽对应，所述第二透光率与所述第二深度对应。
[0011]在上述薄膜晶体管阵列基板中，所述掩模为半色调掩模。
[0012]在上述薄膜晶体管阵列基板中，所述凹槽阵列和所述孔洞是通过对所述钝化层上的光阻材料层进行所述光罩制程，以在所述光阻材料层上的第三区域和第四区域上分别形成第一凹陷和第二凹陷，并在所述第一凹陷和所述第二凹陷处对所述钝化层和所述光阻材料层进行蚀刻来形成的；其中，所述第三区域与所述第一区域对应，所述第四区域与所述第二区域对应，所述第一凹陷具有第三深度，所述第二凹陷具有第四深度。
[0013]—种上述薄膜晶体管阵列基板的制作方法，所述方法包括以下步骤:A、形成所述器件组合板，其中，所述器件组合板包括基板、第一信号线层、半导体层以及第二信号线层；B、在所述器件组合板上设置所述钝化层；C、对所述钝化层实施光罩制程和蚀刻制程，以使所述钝化层的表面上形成有一孔洞和一凹槽阵列，其中，所述凹槽阵列包括至少一凹槽；D、在所述钝化层的所述表面和所述凹槽阵列内设置像素电极层，其中，所述像素电极层通过所述孔洞与所述第二信号线层连接。
[0014]在上述薄膜晶体管阵列基板的制作方法中，所述孔洞具有第一深度，所述凹槽具有第二深度；所述步骤C包括以下步骤:cl、在所述钝化层上通过相同的所述光罩制程和所述蚀刻制程来形成所述凹槽阵列和所述孔洞。
[0015]在上述薄膜晶体管阵列基板的制作方法中，所述光罩制程所对应掩模包括:一第一区域，所述第一区域具有第一透光率，所述第一区域与所述孔洞对应，所述第一透光率与所述第一深度对应；至少一第二区域，所述第二区域具有第二透光率，所述第二区域与所述凹槽对应，所述第二透光率与所述第二深度对应。
[0016]在上述薄膜晶体管阵列基板的制作方法中，所述掩模为半色调掩模。
[0017]在上述薄膜晶体管阵列基板的制作方法中，所述步骤Cl包括以下步骤:cll、在所述钝化层上设置光阻材料层；cl2、对所述光阻材料层进行所述光罩制程，以在所述光阻材料层上的第三区域和第四区域上分别形成第一凹陷和第二凹陷，其中，所述第三区域与所述第一区域对应，所述第四区域与所述第二区域对应，所述第一凹陷具有第三深度，所述第二凹陷具有第四深度；cl3、在所述第一凹陷和所述第二凹陷处对所述钝化层和所述光阻材料层进行蚀刻，以在所述钝化层上形成所述凹槽阵列和所述孔洞。
[0018]相对现有技术，本发明可以节约一道光罩制程，有利于节省所述薄膜晶体管阵列基板的制作成本，以及提高所述薄膜晶体管阵列基板的制作效率。
[0019]为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
【【附图说明】】
[0020]图1至图6为本发明的薄膜晶体管阵列基板的制作方法的第一实施例的示意图；
[0021]图6为本发明的薄膜晶体管阵列基板的示意图；
[0022]图7为图1至图6所示的薄膜晶体管阵列基板的制作过程中所使用的掩模的示意图；
[0023]图8为本发明的薄膜晶体管阵列基板的制作方法的第一实施例的流程图；
[0024]图9为本发明的薄膜晶体管阵列基板的制作方法的第二实施例的流程图；
[0025]图10为本发明的薄膜晶体管阵列基板的制作方法的第三实施例的流程图。
【【具体实施方式】】
[0026]本说明书所使用的词语“实施例”意指实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为“一个或多个”，除非另外指定或从上下文可以清楚确定单数形式。
[0027]本发明的显不面板可以是TFT_LCD(Thin Film Transistor Liquid CrystalDisplay,薄膜晶体管液晶显示面板)。
[0028]参考图6，图6为本发明的薄膜晶体管阵列基板的示意图。
[0029]本发明的薄膜晶体管阵列基板包括器件组合板101、钝化层201及像素电极层601。
[0030]所述器件组合板101包括基板1011、第一信号线层1012、半导体层1014及第二信号线层1017。所述器件组合板101还包括第一绝缘层1013、第二绝缘层1015和漏极线层1016。
[0031]所述第一信号线层1012可以是扫描线层，所述半导体层1014可以是非晶硅层或多晶硅层，所述第二信号线层1017可以是数据线层。所述扫描线层设置在所述半导体层1014(所述半导体层1014为所述非晶硅层)的下方，所述扫描线层与所述非晶硅层之间设置有所述第一绝缘层1013，所述第二绝缘层1015设置在所述非晶硅层的上方，所述数据线层设置在所述第二绝缘层1015的上方，并且所述数据线层穿过所述第二绝缘层1015与所述非晶硅层相连；或者，所述扫描线层设置在所述半导体层1014(所述半导体层1014为所述多晶硅层)的上方，所述多晶硅层与所述扫描线层之间设置有所述第一绝缘层1013，所述第二绝缘层1015设置在所述扫描线层的上方，所述数据线层设置在所述第二绝缘层1015的上方，并且所述数据线层穿过所述第一绝缘层1013和所述第二绝缘层1015与所述多晶硅层相连。
[0032]所述钝化层201设置在所述器件组合板101上，所述钝化层201上设置有孔洞2011和凹槽阵列2012，所述凹槽阵列2012包括至少一凹槽20121。所述像素电极层601设置在所述钝化层201上以及所述凹槽阵列2012内，所述像素电极层601通过所述孔洞2011与所述第二信号线层1017连接。
[0033]在本实施例中，所述孔洞2011具有第一深度H3，所述凹槽20121具有第二深度H4。所述凹槽阵列2012和所述孔洞2011均是通过相同的光罩制程和蚀刻制程来形成的。也就是说，所述凹槽阵列2012与所述孔洞2011均是在同一道光罩制程中形成的。
[0034]相比传统的技术方案，上述技术方案可以节约一道光罩制程(Normal Mask，普通掩模)，有利于节省所述薄膜晶体管阵列基板的制作成本，以及提高所述薄膜晶体管阵列基板的制作效率。
[0035]参考图7，图7为图1至图6所示的薄膜晶体管阵列基板的制作过程中所使用的掩模的示意图。
[0036]在本实施例中，所述光罩制程所对应的掩模701包括第一区域7011及第二区域7012。所述第一区域7011具有第一透光率，所述第一区域7011与所述孔洞2011对应，所述第一透光率与所述第一深度H3对应。所述第二区域7012具有第二透光率，所述第二区域7012与所述凹槽20121对应，所述第二透光率与所述第二深度H4对应。
[0037]优选地，在本实施例中，所述掩模701为半色调掩模(HTM，Half Tone Mask)。
[0038]所述孔洞2011的深度(所述第一深度H3)和所述凹槽20121的深度(所述第二深度H4)可根据HTM的透光率(0-100%的开区间)来设置。
[0039]也就是说，所述钝化层201中的所述第一深度H3和所述第二深度H4是通过这样的方式来形成的:
[0040]利用具有所述第一区域7011和所述第二区域7012的所述掩模701，对所述钝化层201实施所述光罩制程，以同时形成所述第一深度H3和所述第二深度H4，其中，所述第一区域7011具有所述第一透光率，所述第二区域7012具有所述第二透光率。例如，所述第一透光率为100%，所述第二透光率(a% )处于0%至100%的范围(开区间)内，例如，所述已％为 0.5%、1%、3%、5%、7%、9%、11%、13%、15%、17%、19%、21%、23%、25%、27%、29%、31 %、33%、35%、37%、39%、41 %、43%、45%、47%、49%、51 %、53%、55%、57%、59%、61 %、63%、65%、67%、69%、71 %、73%、75%、77%、79%、81 %、83%、85%、87%、89%、91%、93%、95%、97%、99%。
[0041]如图1至图6所示。在本实施例中，所述凹槽阵列2012和所述孔洞2011是通过对所述钝化层201上的光阻材料层301进行所述光罩制程，以在所述光阻材料层301上的第三区域和第四区域上分别形成第一凹陷3011和第二凹陷3012，并在所述第一凹陷3011和所述第二凹陷3012处对所述钝化层201和所述光阻材