η沟道MOS晶体管，例如，用于读取传感器单元的信号电荷的读取MOS晶体管Tr5和用于输出信号的信号输出MOS晶体管Tr6和Tr7。
[0083]应当注意的是，MOS晶体管Tr5至Tr7中没有采用LDD结构。
[0084]再者，在像素2的区域中，第一绝缘层35和第二绝缘层36形成为覆盖形成传感器单元的区域17，并且覆盖形成MOS晶体管Tr5至Tr7的区域18。此外，在各栅极电极305至307的侧面，侧壁40形成有第三绝缘层。
[0085]应当注意的是，难熔金属硅化物层没有形成在MOS晶体管Tr5至Tr7中栅极电极305至307的表面以及源极区域和漏极区域的表面上。
[0086]在以如上所述方式构造的MOS图像传感器中，源极区域和漏极区域还形成在像素2中MOS晶体管Tr5至Tr7的侧壁40下方。因此，例如，在从光接收单元到浮置扩散单元转移信号电荷的转移晶体管的情况下，有利于读取信号电荷。
[0087]再者，在像素2中形成的第一绝缘层35 (例如，氧化硅层)和第二绝缘层36 (例如，氮化硅层)的叠层用作抗反射层，由此改善了相对于传感器单元的入射效率。
[0088][制造方法]
[0089]下面，将描述以上述方式构造的MOS图像传感器的制造方法。就是说，将描述制造根据本发明实施例的半导体装置的方法的示例。
[0090]应当注意的是，图5厶、6厶、7厶、8厶、9厶、1(^、1认、12厶、13厶、14八和15A示出了 CMOS逻辑电路单元 4，而图 5B、6B、7B、8B、9B、10B、11B、12B、13B、14B 和 15B 示出了像素 2。
[0091]在制造根据本发明实施例的半导体装置的方法示例中，隔离区域12以通常的方法首先形成在η型半导体基板11中，如图5Α和5Β所示。
[0092]对于CMOS逻辑电路单元4，形成隔离区域12，以便形成第一 MOS晶体管形成区域13、第二 MOS晶体管形成区域14、第三MOS晶体管形成区域15和第四MOS晶体管形成区域16。
[0093]对于像素2，形成隔离区域12，以便形成传感器单元形成区域17和MOS晶体管形成区域18。
[0094]接下来，如图6A和6B所示，绝缘层19形成在η型半导体基板11上，并且通过离子注入法引入适当的杂质，以形成适当导电类型的半导体阱区域。
[0095]对于CMOS逻辑电路单元4，形成ρ型半导体阱区域20、p型半导体阱区域21和23以及η型半导体阱区域22和24。对于像素2，形成ρ型半导体阱区域25、26和27。
[0096]接下来，如图7Α和7Β所示，栅极绝缘层28 (即栅极绝缘层281至283)形成在CMOS逻辑电路单元4和像素2中的各区域13至18上，并且诸如多晶硅层的栅极电极材料层29形成在栅极绝缘层28之上。
[0097]应当注意的是，在该实施例中，附图示出了这样的情况，第一和第二 MOS晶体管形成区域13和14中形成的栅极绝缘层281以及第三和第四MOS晶体管形成区域15和16中形成的栅极绝缘层282具有不同的厚度。
[0098]接下来，如图8A和8B所示，例如，采用光致抗蚀剂法和干蚀刻法图案化栅极电极材料层29，以形成栅极电极301至307。
[0099]对于CMOS逻辑电路单元4，栅极电极301形成在对应于第一 MOS晶体管形成区域13的位置，并且栅极电极302形成在对应于第二 MOS晶体管形成区域14的位置。再者，栅极电极303形成在对应于第三MOS晶体管形成区域15的位置，并且栅极电极304形成在对应于第四MOS晶体管形成区域16的位置。
[0100]应当注意的是，在该实施例中，附图示出了这样的情况，栅极电极301和302的栅极长度大于栅极电极303和304的栅极长度。
[0101]对于像素2，栅极电极305、306和307形成在对应于MOS晶体管形成区域18的位置。
[0102]接下来，光致抗蚀剂掩模(未示出)选择性地形成在像素2中的MOS晶体管形成区域18上，通过离子注入法引入适当的杂质，并且形成适当导电类型的杂质区域(见图9A和9B)。就是说，利用光致抗蚀剂掩模(未示出)、隔离区域12和栅极电极301至304作为掩模，通过离子注入法引入适当的杂质，并且形成适当导电类型的适当杂质区域。然后，去除光致抗蚀剂掩模。
[0103]对于CMOS逻辑电路单元4，具有低杂质浓度且形成LDD结构的η区域311和313形成在第一和第三P型半导体阱区域21和23中。同样，具有低杂质浓度且形成LDD结构的ρ区域312和314形成在第二和第四η型半导体阱区域22和24中。
[0104]对于像素2，形成光敏二极管的η型半导体区域315形成在传感器单元形成区域17中的η区域(对应于η型半导体基板11的一部分的区域)IlA中。
[0105]接下来，光致抗蚀剂掩模(未示出)选择性地形成在CMOS逻辑电路单元4上，通过离子注入法引入适当的杂质，并且形成适当导电类型的杂质区域(见图1OA和10B)。就是说，利用光致抗蚀剂掩模(未示出)、隔离区域12和栅极电极305至307作为掩模，通过离子注入法引入适当的杂质，并且形成适当导电类型的适当杂质区域。
[0106]然后，去除光致抗蚀剂掩模。
[0107]对于像素2，在传感器单元形成区域17的表面上形成P+半导体区域425，p+半导体区域425是引入高浓度杂质的区域，以形成掩埋光敏二极管，即所谓的HAD传感器，目的是进一步减少结泄漏电流。同样，具有高杂质浓度的n+区域426和427形成在MOS晶体管形成区域18中。
[0108]应当注意的是，在离子注入时，对于涉及因电场而造成像素特性劣化的部分(例如，FD单元)，离子注入区域的调整等是可行的。就是说，因为离子注入造成的电场引起的像素特性劣化预计比通过侧壁进行离子注入的典型情况更加显著，所以应当适当地注意如上所述的离子注入区域。具体地讲，对于担心因电场引起像素特性劣化的部分，应当适当地减小离子注入区域。
[0109]接下来，如图1lA和IlB所示，第一绝缘层(例如，氧化硅层)35和第二绝缘层(例如，氮化硅层)36顺序形成在η型半导体基板11包括栅极电极301至307的整个表面上。
[0110]随后，光致抗蚀剂掩模(未示出)选择性地形成在像素2中的第二绝缘层36上，并且采用回蚀刻法以这种状态对在CMOS逻辑电路单元4中的第一绝缘层35和第二绝缘层36执行蚀刻(见图12A和12B)。
[0111]从而，侧壁部分仅在栅极电极301至304的侧面以第一绝缘层35和第二绝缘层36形成。应当注意的是，去除在侧壁部分外面的第一绝缘层35和第二绝缘层36，由此暴露η型半导体基板11。
[0112]同样，在像素2的区域中，第一绝缘层35和第二绝缘层36由光致抗蚀剂掩模保护，因此保留下来而没有通过蚀刻去除。
[0113]然后，去除光致抗蚀剂掩模。
[0114]接下来，如图13Α和13Β所示，第三绝缘层(例如，氧化硅层)38形成在η型半导体基板11上，采用回蚀刻法在第三绝缘层上执行蚀刻，并且侧壁形成在栅极电极301至307的侧面。
[0115]从而，具有第一绝缘层35、第二绝缘层36和第三绝缘层38三层结构的侧壁39形成在CMOS逻辑电路单元4中的栅极电极301至304的侧面。
[0116]同样，具有第一绝缘层35、第二绝缘层36和第三绝缘层38三层结构的侧壁40形成在像素2中的栅极电极305至307的侧面。
[0117]接下来，光致抗蚀剂掩模(未示出)选择性地形成在像素2上，通过离子注入法引入适当的杂质，并且形成适当导电类型的杂质区域(见图14A和14B)。就是说，利用光致抗蚀剂掩模(未示出)、隔离区域12、栅极电极301至304和侧壁39作为掩模，通过离子注入法引入适当的杂质，并且形成适当导电类型的适当杂质区域。
[0118]然后，去除光致抗蚀剂掩模。
[0119]对于CMOS逻辑电路单元4，具有高杂质浓度的n+区域421和423形成在ρ型半导体阱区域21和23中，并且具有高杂质浓度的P+区域422和424形成在η型半导体阱区域22和24中。
[0120]接下来，如图15Α和15Β所示，难熔金属硅化物层44通过自对准多晶硅化法(salicide method)形成在CMOS逻辑电路单元4中的栅极电极301至304、n+区域421和423以及p+区域422和424的表面上。具体地讲，难熔金属硅化物层44这样形成，在CMOS逻辑电路单元4和像素2的整个表面上形成难熔金属层，执行合金化工艺，并且去除没有反应的难熔金属层。
[0121 ] 应当注意的是，在像素2中，形成第一绝缘层35和第二绝缘层36，而没有形成难熔金属硅化物层44。
[0122]通过上述步骤，可以获得图1至4所示的MOS图像传感器。
[0123]在如上所述的制造半导体装置的方法中，像素2中的源极区域和漏极区域在形成第一绝缘层35和第二绝缘层36之前形成，而不通过第一绝缘层35和第二绝缘层36执行离子注入。因此，可以防止MOS晶体管装置的特性劣化。
[0124]特