Tft基板结构及其制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种TFT基板结构及其制作方法。
【背景技术】
[0002]非晶硅(A-Si)是目前半导体行业应用最广泛的半导体层材料，A-Si材料与金属接触时因为有较大的势能差，难以形成欧姆接触，实际应用中，为了获得金属和半导体之间的欧姆接触，一般对半导体表面进行重掺杂P元素，降低金属和半导体的接触阻抗，提高电流效率。
[0003]图1所示为一种现有TFT基板结构的剖面示意图。该TFT基板结构包括基板100、设于所述基板100上的栅极200、设于所述基板100上覆盖所述栅极200的栅极绝缘层300、对应所述栅极200上方设于所述栅极绝缘层300上的非晶硅层400、及设于所述栅极绝缘层300上的源极500与漏极600。所述非晶硅层400的中部向下凹陷，对应所述栅极200的上方形成有沟道区450 ;所述非晶硅层400表面对应所述沟道区450的两侧分别经过离子掺杂，形成有第一、第二 N型重掺杂区410、420。所述源极500与漏极600分别与所述第一、第二 N型重掺杂区410、420的表面相接触。
[0004]图2为具有图1的TFT基板结构的A-Si器件的漏电流的曲线图，从图2中可以看出，图1的TFT基板结构在增大工作电流(1n)的同时，也存在一定的问题，当加负电压到一定程度时，会引出正电荷形成空穴导电通道，漏电流(1ff)也随之增大，曲线翘曲严重，造成信赖性的问题。
[0005]因此，有必要提供一种TFT基板结构及其制作方法，以解决上述问题。
【发明内容】
[0006]本发明的目的在于提供一种TFT基板结构，采用金属氧化物半导体层代替N型重掺杂层，金属氧化物半导体层与金属层间的势皇较小，可形成欧姆接触，提高电流效率，并降低漏电流。
[0007]本发明的目的还在于提供一种TFT基板结构的制作方法，通过在非晶硅层上形成金属氧化物半导体层以代替N型重掺杂层，金属氧化物半导体层与金属层间的势皇较小，可形成欧姆接触，无需再掺杂其它离子形成N型重掺杂层，同时使得空穴导电区的漏电流降低，曲线翘曲变缓，提升了 TFT基板结构的信赖性。
[0008]为实现上述目的，本发明提供一种TFT基板结构，包括基板、设于所述基板上的栅极、设于所述基板上覆盖所述栅极的栅极绝缘层、设于所述栅极绝缘层上对应所述栅极上方的岛状有源层、及设于所述栅极绝缘层与岛状有源层上的第二金属层；
[0009]所述第二金属层包括一第一条形通道、及分别设于所述第一条形通道两侧的源极与漏极；
[0010]所述岛状有源层包括非晶硅层及设于所述非晶硅层上的金属氧化物半导体层；所述金属氧化物半导体层包括一对应于所述第一条形通道的第二条形通道、及分别设于所述第二条形通道两侧的第一、第二金属氧化物半导体段；所述非晶硅层上对应于所述第二条形通道下方的位置形成沟道区，所述非晶硅层上位于沟道区的厚度小于或等于其它区域的厚度；
[0011]所述源极与漏极分别与所述第一金属氧化物半导体段、及第二金属氧化物半导体段的表面相接触，且所述源极在基板上分布的面积大于所述第一金属氧化物半导体段在基板上分布的面积，所述漏极在基板上分布的面积大于所述第二金属氧化物半导体段在基板上分布的面积。
[0012]所述金属氧化物半导体层的材料为IGZ0。
[0013]本发明还提供一种TFT基板结构的制作方法，包括如下步骤:
[0014]步骤1、提供基板，在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；
[0015]步骤2、依次在所述基板与栅极上沉积栅极绝缘层、非晶硅层、及金属氧化物半导体层；
[0016]步骤3、依次对所述金属氧化物半导体层、及非晶硅层进行图案化处理，得到岛状有源层，所述岛状有源层包括对应所述栅极上方的非晶硅层及金属氧化物半导体层；
[0017]步骤4、在所述栅极绝缘层、及岛状有源层上沉积第二金属层，并采用一道光刻制程对所述第二金属层及金属氧化物半导体层进行图案化处理；在所述第二金属层上形成一对应于所述栅极上方的第一条形通道、及分别设于所述第一条形通道两侧的源极与漏极；在所述金属氧化物半导体层上形成一对应于所述第一条形通道的第二条形通道、及分别设于所述第二条形通道两侧的第一金属氧化物半导体段、及第二金属氧化物半导体段；所述非晶硅层上对应于所述第二条形通道下方的位置形成沟道区，且所述非晶硅层上位于沟道区的厚度等于其它区域的厚度；
[0018]所述源极与漏极分别与所述第一金属氧化物半导体段、及第二金属氧化物半导体段的表面相接触，且所述源极在基板上分布的面积大于所述第一金属氧化物半导体段在基板上分布的面积，所述漏极在基板上分布的面积大于所述第二金属氧化物半导体段在基板上分布的面积。
[0019]还包括步骤5、对位于沟道区的非晶硅层进行表面处理，去除位于沟道区上方的残留的金属氧化物半导体层，处理后所述非晶硅层上位于沟道区的厚度依然等于其它区域的厚度。
[0020]还包括步骤5、以所述源、漏极、及第一、第二金属氧化物半导体段为刻蚀阻挡层，对位于沟道区的非晶硅层进行部分蚀刻，从而使得所述非晶硅层上位于沟道区的厚度小于其它区域的厚度。
[0021]所述步骤2采用化学气相沉积法沉积所述栅极绝缘层、及非晶硅层，采用物理气相沉积法沉积所述金属氧化物半导体层。
[0022]所述金属氧化物半导体层的材料为IGZ0。
[0023]所述步骤3采用湿法蚀刻制程对所述金属氧化物半导体层进行图案化处理；采用干法蚀刻制程对所述非晶硅层进行图案化处理。
[0024]所述步骤4采用湿法蚀刻制程对所述第二金属层及金属氧化物半导体层进行图案化处理。
[0025]所述步骤5采用干法蚀刻制程对位于沟道区的非晶硅层进行蚀刻。
[0026]本发明的有益效果:本发明的TFT基板结构，非晶硅层上设有金属氧化物半导体层代替N型重掺杂层，非晶硅层与金属层间的势皇较小，可形成欧姆接触，提高电流效率。本发明的TFT基板结构的制作方法，通过在非晶硅层上形成金属氧化物半导体层代替N型重掺杂层，非晶硅层与金属层间的势皇较小，可形成欧姆接触，提高电流效率，无需再掺杂其它离子形成N型重掺杂层，并且由于金属氧化物半导体层中有很多抓空穴的缺陷，在TFT工作过程中即使栅极施加很大负压，形成空穴导电通道，空穴也很难由源/漏极通过金属氧化物半导体层及半导体层到达导电通道，改善了传统TFT基板结构的空穴导电区的漏电问题，同时改善了空穴电流翘曲严重，信赖性差的问题。
【附图说明】
[0027]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
[0028]附图中，
[0029]图1为一种现有TFT基板结构的剖面示意图；
[0030]图2为具有图1的TFT基板结构的A-Si器件的漏电流的曲线图；
[0031]图3为本发明的TFT基板结构第一实施例的剖面示意图；
[0032]图4为本发明的TFT基板结构第二实施例的剖面示意图；
[0033]图5为具有图4的TFT基板结构的A-Si器件的漏电流与具有图1的TFT基板结构的A-Si器件的漏电流的曲线对比图；
[0034]图6为本发明的TFT基板结构的制作方法的流程图；
[0035]图7为本发明的TFT基板结构的制作方法的步骤I的示意图；
[0036]图8为本发明的TFT基板结构的制作方法的步骤2的示意图；
[0037]图9为本发明的TFT基板结构的制作方法的步骤3的示意图。
【具体实施方式】
[0038]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0039]请参阅图3-4，本发明首先提供一种TFT基板结构，包括基板1、设于所述基板I上的栅极2、设于所述基板I上覆盖所述栅极2的栅极绝缘层3、设于所述栅极绝缘层3上对应所述栅极2上方的岛状有源层4、及设于所述栅极绝缘层3与岛状有源层4上的第二金属层5ο
[0040]所述第二金属层5包括一第一条形通道51、及分别设于所述第一条形通道51两侧的源极52与漏极53。
[0041]所述岛状有源层4包括非晶硅层41及设于所述非晶硅层41上的金属氧化物半导体层42 ;所述金属氧化物半导体层42包括一对应于所述第一条形通道51的第二条形通道421、及分别设于所述第二条形通道421两侧的第一、第二金属氧化物半导体段422、423 ;所述非晶硅层41上对应于所述第二条形通道421下方的位置形成沟道区415，所述非晶硅层41上位于沟道区415的厚度小于或等于其它区域的厚度。
[0042]所述源极52与漏极52分别与所述第一金属氧化物半导体段422、及第二金属氧化物半导体段423的表面相接触，且所述源极52在基板I上分布的面积大于所述第一金属氧化物半导体段422在基板I上分布的面积，所述漏极53在基板I上分布的面积大于所述第二金属氧化物半导体段423在基板I上分布的面积。
[0043]具体的，所述第一条形通道51与第二条形通道421的宽度相同，且小于所述栅极2的宽度。
[0044]如图3所示，为本发明的TFT基板结构第一实施例的剖面示意图，其中，所述非晶硅层41上位于沟道区415的厚度等于其它区域的厚度。
[0045]如图4所示，为本发明的TFT基板结构第二实施例的剖面示意图，其中，所述非晶硅层41上位于沟道区415的厚度小于其它区域的厚度。
[0046]具体的，所述基板I为玻璃基板。
[0047]所述栅极2、源极52与漏极53的材料可以是钼、钛、铝和铜中的一种或多种的堆栈组合。
[0048]所述栅极绝缘层3的材料可以是氧化硅、氮化硅、或二者的组合。
[0049]具体的，所述金属氧化物半导体层5的材料为IGZO (Indium Gallium Zinc Oxide，氧化铟镓锌)。
[0050]图5为具有图4的TFT基板结构的A-Si器件的漏电流与具有图1的TFT基板结构的A-Si器件的漏电流的曲线对比图，其中，“N+”代表具有图1的TFT基板结构的A-Si器件的漏电流1ff随栅电压Vg变化的曲线，“IGZ0”代表具有图4的TFT基板结构的A-Si器件的漏电流1ff随栅电压Vg变化的曲线，从图5中可以看出，与具有图1(现有技术)的TFT基板结构的A-Si器件相比，具有图4 (本发明)的TFT基板结构的A-Si器件的漏电流1ff降低，曲线的翘曲变缓(虚线框内所示)，提高了 A-Si器件的信赖性。
[0051]上述TFT基板结构中，非晶硅层上设有IGZO层以代替N型重掺杂层，IGZO层与源/漏极间的势皇较小，可形成欧姆接触，提高电流效率。
[0052]基于同一发明构思，本发明还提供一种TFT基板结构的制作方法。
[0053]请参阅图6，本发明的TFT基