二导电类型半导体子漂移区内部注入第一导电类型半导体，形成第一导电类型半导体体区，形成的第一导电类型半导体体区与上一层第二导电类型半导体子漂移区内部的第一导电类型半导体体区连通以形成隔离；最后在器件顶端的第二导电类型半导体子漂移区上制作器件源区，漏区，介质层和金属层。
[0019]作为优选方式，包括以下步骤:
[0020]a.采用光刻和离子注入工艺在第一导电类型半导体衬底内部注入第二导电类型半导体杂质，形成第二导电类型半导体第一漂移区；采用光刻和离子注入工艺，在第一导电类型半导体衬底内部注入第一导电类型半导体，形成第一导电类型半导体第一体区；采用光刻和离子注入工艺，在第二导电类型半导体第一漂移区内部注入第一导电类型半导体杂质，形成I个第一导电类型半导体第一降场层；
[0021]b.采用外延工艺在目前处于器件顶部外延生长下一层第二导电类型半导体子漂移区；采用光刻和离子注入工艺，在第二导电类型半导体子漂移区内部注入第一导电类型半导体，形成第一导电类型半导体体区，形成的第一导电类型半导体体区与上一层第二导电类型半导体子漂移区内部的第一导电类型半导体体区连通以形成隔离；采用光刻和离子注入工艺，在第二导电类型半导体子漂移区内部注入第一导电类型半导体杂质，形成I个第一导电类型半导体降场层；
[0022]c.重复(b)步骤多次，然后在目前处于器件顶部的第二导电类型半导体子漂移区上外延生长最后一层第二导电类型半导体子漂移区；采用光刻和离子注入工艺，在最后一层第二导电类型半导体子漂移区内部注入第一导电类型半导体，形成第一导电类型半导体体区，形成的第一导电类型半导体体区与上一层第二导电类型半导体子漂移区内部的第一导电类型半导体体区连通以形成隔离；采用光刻和离子注入工艺，在最后一层第二导电类型半导体子漂移区内部注入第一导电类型半导体杂质，形成I个第一导电类型半导体降场层；采用光刻和离子注入工艺，在最后一层第二导电类型半导体子漂移区内部注入第二导电类型半导体杂质，形成I个第二导电类型半导体重掺杂层；最后在器件顶端的第二导电类型半导体子漂移区上制作器件源区，漏区，介质层和金属层。
[0023]作为优选方式，包括以下步骤:
[0024]a.采用光刻和离子注入工艺在第一导电类型半导体衬底内部注入第二导电类型半导体杂质，形成第二导电类型半导体第一漂移区；采用光刻和离子注入工艺，在第一导电类型半导体衬底内部注入第一导电类型半导体，形成第一导电类型半导体第一体区；采用光刻和离子注入工艺，在第二导电类型半导体第一漂移区内部注入第一导电类型半导体杂质，形成I个第一导电类型半导体第一降场层；采用光刻和离子注入工艺，在第二导电类型半导体第一漂移区内部注入第二导电类型半导体杂质，形成I个第二导电类型半导体第一重掺杂层；
[0025]b.采用外延工艺在目前处于器件顶部外延生长下一层第二导电类型半导体子漂移区；采用光刻和离子注入工艺，在第二导电类型半导体子漂移区内部注入第一导电类型半导体，形成第一导电类型半导体体区，形成的第一导电类型半导体体区与上一层第二导电类型半导体子漂移区内部的第一导电类型半导体体区连通以形成隔离；采用光刻和离子注入工艺，在第二导电类型半导体子漂移区内部注入第一导电类型半导体杂质，形成I个第一导电类型半导体降场层；采用光刻和离子注入工艺，在第二导电类型半导体子漂移区内部注入第二导电类型半导体杂质，形成I个第二导电类型半导体重掺杂层；
[0026]c.重复(b)步骤多次，然后在目前处于器件顶部的第二导电类型半导体子漂移区上外延生长最后一层第二导电类型半导体子漂移区；采用光刻和离子注入工艺，在最后一层第二导电类型半导体子漂移区内部注入第一导电类型半导体，形成第一导电类型半导体体区，形成的第一导电类型半导体体区与上一层第二导电类型半导体子漂移区内部的第一导电类型半导体体区连通以形成隔离；采用光刻和离子注入工艺，在最后一层第二导电类型半导体子漂移区内部注入第一导电类型半导体杂质，形成I个第一导电类型半导体降场层；采用光刻和离子注入工艺，在最后一层第二导电类型半导体子漂移区内部注入第二导电类型半导体杂质，形成I个第二导电类型半导体重掺杂层；最后在器件顶端的第二导电类型半导体子漂移区上制作器件源区，漏区，介质层和金属层。
[0027]作为优选方式，各步骤中形成第一导电类型半导体降场层与第二导电类型半导体重掺杂层的注入剂量为lEll-5E13cm2。
[0028]本发明的有益效果为:与对比的横向高压器件结构相比，当器件开态时，首先，多个漂移区为器件提供了多条低阻电流通道，导电路径增宽，从而极大地降低了器件的导通电阻；其次，多层漂移区中引入了多个第一导电类型半导体降场层，这样，整个漂移区中第二导电类型半导体杂质数目遵循电荷平衡的情况下会增多，增加了第二导电类型半导体漂移区的浓度，可以降低器件的导通电阻；再次，在每个子漂移区都引入一个第二导电类型半导体重掺杂层，这样每个子漂移区都有一条低阻的最近导电路径，可以降低器件的导通电阻；综合上述三点，该结构可以大大降低导通电阻，从而大大的降低工艺成本。关态时，漏极金属加高压，第一导电类型半导体降场层和第一导电类型半导体衬底辅助耗尽第二导电类型半导体漂移区和第二导电类型半导体重掺杂层，提高器件的击穿电压，缓解横向高压器件中比导通电阻和耐压的矛盾关系。因此，在功率集成电路应用中，同样输出电流能力的条件下，高压半导体器件的面积得以降低。
【附图说明】
[0029]图1是现有的横向高压器件的结构示意图；
[0030]图2是本发明实施例1的结构示意图；
[0031]图3是本发明实施例2的结构示意图；
[0032]图4是本发明实施例3的结构示意图；
[0033]图5是本发明实施例4的结构示意图；
[0034]图6是本发明实施例5的流程示意图。
[0035]图7是本发明实施例6的流程示意图。
[0036]图8是i= 2时，本发明的横向高压器件的结构示意图；
[0037]图9是传统结构击穿时的电势分布图；
[0038]图10是i = 2时，本发明的横向高压器件的击穿时的电势分布图；
[0039]图11是在栅源电压为6V时，对比传统横向高压器件和i = 2时本发明提供的一种横向高压MOS器件在线性区时，漏源电流和漏源电压的关系曲线示意图。
[0040]I为第一导电类型半导体衬底，21_2i为第二导电类型半导体子漂移区(21为第二导电类型半导体第一漂移区，22为第二导电类型半导体第二漂移区…2i为第二导电类型半导体第i漂移区)，31为第一导电类型半导体第一体区，32为第一导电类型半导体第二体区，3i为第一导电类型半导体第i体区，41为第一导电类型半导体第一降场层，42为第一导电类型半导体第二降场层，4i为第一导电类型半导体第i降场层，51为第二导电类型半导体第一重掺杂层，52为第二导电类型半导体第二重掺杂层，5i为第二导电类型半导体第i重掺杂层，5为场氧化层、6为金属前介质，7为栅氧化层，8为多晶硅栅电极，9为第二导电类型半导体漏区，10为第二导电类型半导体源区，11为第一导电类型半导体体接触区，12为源极金属，13为漏极金属，3为埋氧层，2为第二导电类型半导体衬底。
【具体实施方式】
[0041]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0042]如图1所示，为现有的高压器件结构，其漂移区为单层，引入第二导电类型半导体重掺杂层来降低导通电阻。
[0043]本发明的主要技术方案，是将传统的漂移区结构制作为多层漂移区叠加构成漂移区的结构，目的在于当器件开态时，首先，多个漂移区为器件提供了多条低阻电流通道，导电路径增宽，从而极大地降低了器件的导通电阻；其次，多层漂移区中引入了多个第一导电类型半导体降场层，这样，整个漂移区中第二导电类型半导体杂质数目遵循电荷平衡的情况下会增多，可以降低器件的导通电阻；再次，在每个子漂移区都引入一个第二导电类型半导体重掺杂层，这样每个子漂移区都有一