0的开口 480内，以直接接触暴露出的重布线层440，而与重布线层440电性连接。在本实施例中，第二凸块500可排列为一矩阵(未绘示)，以利于后续能提供稳固的接合。可以理解的是，导电结构380、第一凸块370及第二凸块500的位置取决于设计需求而不限定于此。
[0060]在本实施例中，第二凸块500可为凸块(例如，接合球或导电柱)或其他适合的导电结构。举例来说，可通过电镀制程、网版印刷制程或其他适合的制程，在钝化保护层460的开口 480内形成焊料，且进行回焊制程而形成焊球，以作为第二凸块500。在本实施例中，第二凸块500可包括锡、铅、铜、金、镍、前述的组合或其他适合的导电材料。
[0061]在一实施例中，第一凸块370及第二凸块500皆为接合球，且第二凸块500的尺寸大于第一凸块370的尺寸。在一实施例中，第二凸块500的材料不同于第一凸块370的材料。在一实施例中，第二凸块500的形成方法不同于第一凸块370的形成方法。举例来说，第二凸块500通过回焊制程所形成，而第一凸块370通过打线接合制程所形成。
[0062]接着，可沿着相邻晶片区120之间的切割道(未绘示)，对第一装置基底100及绝缘层400进行切割制程，以形成多个独立的晶片封装体。在本实施例中，可进一步在独立的晶片封装体上提供一电路板(未绘示)，且通过第二凸块500将第一装置基底100、第二装置基底200及第三装置基底300内的元件区110、210及310内的电子元件电性连接至电路板。
[0063]根据本发明的上述实施例，可将多个不同尺寸的装置基底/晶片彼此垂直堆叠，进而将其整合于同一晶片封装体内，使得单一晶片封装体具有多种集成电路功能，因此可缩小后续接合的电路板的尺寸。如此一来，能够进一步缩小电子产品的尺寸。再者，由于采用接线(即，导电结构380)将装置基底内的电子元件彼此电性连接，且通过绝缘层400的开口 420内的重布线层440及第一凸块370作为晶片封装体外部电性连接的路径，而无需于装置基底内形成硅通孔电极，因此可简化制程且降低成本。另外，采用晶圆级制程来制作晶片封装体，可大量生产晶片封装体，进而降低成本并节省制程时间。
[0064]以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
【主权项】
1.一种晶片封装体，其特征在于，包括: 一第一装置基底，贴附于一第二装置基底的一第一表面上； 一第三装置基底，贴附于该第二装置基底相对于该第一表面的一第二表面上； 一绝缘层，覆盖该第一装置基底、该第二装置基底及该第三装置基底，其中该绝缘层内具有至少一开口； 至少一第一凸块，设置于该至少一开口的底部下方；以及 一重布线层，设置于该绝缘层上，且经由该至少一开口电性连接至该至少一第一凸块。2.根据权利要求1所述的晶片封装体，其特征在于，该第二装置基底的尺寸大于该第三装置基底的尺寸且小于该第一装置基底的尺寸。3.根据权利要求1所述的晶片封装体，其特征在于，该至少一第一凸块设置于该第一装置基底上，并电性连接至该第一装置基底内的一第一接合垫。4.根据权利要求1所述的晶片封装体，其特征在于，该至少一第一凸块设置于该第二装置基底上，并电性连接至该第二装置基底内的一第二接合垫。5.根据权利要求1所述的晶片封装体，其特征在于，包括多个第一凸块，且该绝缘层内具有多个开口，其中该多个第一凸块对应设置于该多个开口的底部下方，且该多个第一凸块中的一个设置于该第一装置基底上，并电性连接至该第一装置基底内的一第一接合垫，该多个第一凸块中的另一个设置于该第二装置基底上，并电性连接至该第二装置基底内的一第二接合垫。6.根据权利要求1所述的晶片封装体，其特征在于，还包括多个导电结构，该多个导电结构设置于该绝缘层内，且分别将该第二装置基底内的一第二导电垫及该第三装置基底内的一第三导电垫电性连接至该第一装置基底内对应的一第一导电垫。7.根据权利要求1所述的晶片封装体，其特征在于，还包括多个导电结构，该多个导电结构设置于该绝缘层内，且分别将该第一装置基底内的多个第一导电垫、该第二装置基底内的多个第二导电垫及该第三装置基底内的多个第三导电垫中的两者彼此电性连接。8.根据权利要求1所述的晶片封装体，其特征在于，还包括一第二凸块，该第二凸块设置于该绝缘层上的该重布线层上。9.根据权利要求8所述的晶片封装体，其特征在于，该第二凸块的材料不同于该至少一第一凸块的材料。10.根据权利要求8所述的晶片封装体，其特征在于，该至少一第一凸块及该第二凸块为接合球，且该第二凸块的尺寸大于该至少一第一凸块的尺寸。11.一种晶片封装体的制造方法，其特征在于，包括: 将一第一装置基底贴附于一第二装置基底的一第一表面上； 将一第三装置基底贴附于该第二装置基底相对于该第一表面的一第二表面上； 形成至少一第一凸块及一绝缘层，其中该绝缘层覆盖该第一装置基底、该第二装置基底及该第三装置基底，且具有至少一开口，使该至少一第一凸块形成于该至少一开口的底部下方；以及 在该绝缘层上形成一重布线层，该重布线层经由该至少一开口电性连接至该至少一第一凸块。12.根据权利要求11所述的晶片封装体的制造方法，其特征在于，该第二装置基底的尺寸大于该第三装置基底的尺寸且小于该第一装置基底的尺寸。13.根据权利要求11所述的晶片封装体的制造方法，其特征在于，该至少一第一凸块位于该第一装置基底上，并电性连接至该第一装置基底内的一第一接合垫。14.根据权利要求11所述的晶片封装体的制造方法，其特征在于，该至少一第一凸块位于该第二装置基底上，并电性连接至该第二装置基底内的一第二接合垫。15.根据权利要求11所述的晶片封装体的制造方法，其特征在于，包括形成多个第一凸块，且该绝缘层内具有多个开口，使该多个第一凸块对应设置于该多个开口的底部下方，其中该多个第一凸块中的一个位于该第一装置基底上，并电性连接至该第一装置基底内的一第一接合垫，且该多个第一凸块中的另一个位于该第二装置基底上，并电性连接至该第二装置基底内的一第二接合垫。16.根据权利要求11所述的晶片封装体的制造方法，其特征在于，还包括在该绝缘层内形成多个导电结构，以分别将该第二装置基底内的一第二导电垫及该第三装置基底内的一第三导电垫电性连接至该第一装置基底内对应的一第一导电垫。17.根据权利要求11所述的晶片封装体的制造方法，其特征在于，在该绝缘层内形成多个导电结构，以分别将该第一装置基底内的多个第一导电垫、该第二装置基底内的多个第二导电垫及该第三装置基底内的多个第三导电垫中的两者彼此电性连接。18.根据权利要求11所述的晶片封装体的制造方法，其特征在于，还包括在该绝缘层上的该重布线层上形成一第二凸块。19.根据权利要求18所述的晶片封装体的制造方法，其特征在于，该第二凸块的材料不同于该至少一第一凸块的材料。20.根据权利要求18所述的晶片封装体的制造方法，其特征在于，该至少一第一凸块及该第二凸块为接合球，且该第二凸块的尺寸大于该至少一第一凸块的尺寸。21.根据权利要求18所述的晶片封装体的制造方法，其特征在于，该第二凸块的形成方法不同于该至少一第一凸块的形成方法。
【专利摘要】本发明揭露一种晶片封装体及其制造方法，该晶片封装体包括：一第一装置基底，贴附于一第二装置基底的一第一表面上；一第三装置基底，贴附于第二装置基底相对于第一表面的一第二表面上；一绝缘层，覆盖第一装置基底、第二装置基底及第三装置基底，其中绝缘层内具有至少一开口；至少一凸块，设置于开口的底部下方；以及一重布线层，设置于绝缘层上，且经由开口电性连接至凸块。本发明可将多个不同尺寸的装置基底/晶片彼此垂直堆叠而将其整合于同一晶片封装体内，使得单一晶片封装体具有多种集成电路功能，因此可缩小后续接合的电路板的尺寸。
【IPC分类】H01L25/00, H01L23/498, B81B7/02, B81C3/00, H01L21/50
【公开号】CN105097790
【申请号】CN201510168772
【发明人】温英男, 刘建宏
【申请人】精材科技股份有限公司
【公开日】2015年11月25日
【申请日】2015年4月10日
【公告号】US20150325551