底10可采用N+(100)晶向，电阻率为0.001-0.004ohm.cm ；外延层IlN-电阻率为0.1-lOohm.cm的娃抛光外延片；
[0035]首先在硅材料上生长一层6000-10000埃左右厚度的氧化层20，作为场氧化层；然后进行有源区和保护环区光刻、腐蚀(掩膜一)，之后再生长一层薄氧化层，大约300-500埃左右，作为后续注入垫氧化层，如图2所示。
[0036]然后进行P型阱区注入和P型保护环区硼杂质离子注入，注入剂量及能量根据并在1100-1175°C，N2气氛下，运行一定的时间推进杂质，形成一定结深的P型阱区30和P型护环区31，如图3所示。
[0037]再淀积一层硬掩膜(氮化硅层或氧化层)21，厚度约5000-10000埃，然后涂一层光致抗蚀剂40，进行光刻构图，以暴露形成沟槽的区域(掩膜二)，如图4所示。
[0038]刻蚀暴露区域的硬掩膜21，当接触到硅表面时，停止刻蚀，然后去除光致抗蚀剂40，再刻蚀硅，使沟槽达到一定的深度后，停止刻蚀，形成沟槽，宽沟槽50，有源区沟槽51，然后湿法刻蚀去除掉剩余的硬掩膜21，如图5所示。
[0039]之后再生长一层300-1000A左右的氧化层22，作为MOSFET器件的栅氧化层。淀积多晶硅层，厚度8000-15000A，覆盖整个硅片，并填充进沟槽，然后进行多晶等离子刻蚀，仅保留沟槽内的多晶硅70、71，作为MOSFET器件的栅电极，如图6所示。
[0040]多晶硅刻蚀后，进行砷注入，形成N+源极60，如图7所示。
[0041]淀积一层大约5000-8000埃的硼磷硅玻璃(BPSG) 23，并在800_950°C，氮气气氛下高温回流一段时间，使表面平坦化，同时激活推进N+源区60，如图8所示。
[0042]涂附一层光致抗蚀剂，进行接触孔区域的光刻(掩膜三)，通过干法刻蚀的方法，去除接触孔区域的BPSG (硼磷硅玻璃)23和一定深度的硅，形成栅电极接触孔61，源极接触孔62，进行接触区硼注入形成P+区32，然后采用快速退火工艺，激活注入的硼离子，如图9所示。
[0043]溅射一层4-8 μ m左右厚的金属，然后涂一层光致抗蚀剂(掩膜四)，进行光刻构图，暴露需要隔离的区域，然后进行金属刻蚀，将器件表面的金属终端83、源极金属81和栅极金属80的金属分隔开，然后再400-450°C氮气或氮氢混合工艺气体中运行一段时间，进行金属合金，如图10所示。
[0044]最后进行背面硅减薄，并在背面淀积一定厚度的钛、镍、银复合金属层82作为器件的漏极，生产出的器件元胞剖面示意图如图11所示。
[0045]本发明提供的四层光刻掩膜制造沟槽功率MOSFET的方法，与传统制造工艺比较减少2-3层光刻掩膜，即节省有源区光刻掩膜，多晶硅光刻掩膜，源区光刻掩膜，将保护环区光刻与有源区光刻集成在一起，同时形成保护环窗口与有源区窗口，多晶硅具体实现方法为在硅片表面淀积多晶硅，填充进沟槽，然后再刻蚀多晶硅，最后只留下沟槽中的多晶硅作为MOSFET器件的栅电极，其中宽沟槽中的多晶硅可以作为栅极的接触区，而不必单独进行多晶光刻形成多晶硅接触区域；通过接触区刻蚀时，对接触区的硅进行一定深度的刻蚀，确保接触区下的源区被刻蚀穿透，从而减少源区光刻掩膜。
[0046]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种沟槽型功率MOSFET的制造方法，其特征在于，步骤如下: (1)采用N+晶向作为原始硅片衬底，在其上生长硅抛光外延片作为N-外延层，制得原始娃材料； (2)在步骤(I)中的原始硅材料上氧化生长二氧化硅场氧化层，其厚度为6000-10000埃； (3)第一次掩膜:在场氧化层上进行有源区和保护环光刻和腐蚀； (4)第一次掩膜结束后，再生长一层薄氧化层，其厚度为300-500埃，作为后续离子注入的垫氧化层，然后进行阱区和P型保护环区注入，并在1100-1175°C，N2气氛下，运行一定的时间推进杂质，形成一定结深的扩散区，形成阱区和终端保护环区； (5)第二次掩膜:淀积沟槽刻蚀的硬掩膜，厚度为5000-10000埃，涂一层光致抗蚀剂，进行光刻构图；刻蚀暴露区域的硬掩膜，当刻蚀进行到硅表面时，停止刻蚀，然后去除光致抗蚀剂，如此第二层掩膜的图形即从光刻胶层上转移到硬掩膜层上，然后再以硬掩膜做保护，继续刻蚀硅，使沟槽达到一定的深度后，停止刻蚀，形成沟槽，使用湿法工艺刻蚀去除剩余的硬掩膜； (6)第二次掩膜结束后，生长一层300-1000埃厚度的二氧化硅层，作为栅氧化层；淀积多晶硅层，厚度为8000-15000埃，覆盖整个硅片，并填充进沟槽，然后进行多晶硅等离子刻蚀，仅保留沟槽内的多晶硅，作为多晶硅栅电极； (7)多晶硅刻蚀后，进行砷注入，形成N+源极，淀积一层5000-8000埃的硼磷硅玻璃(BPSG)，并在800-950°C，N2气氛下高温回流一段时间，使表面平坦化，同时激活推进N+源区； (8)第三次掩膜:涂附一层光致抗蚀剂，进行接触孔区域的光刻，通过干法刻蚀的方法，去除接触孔区域的硼磷硅玻璃(BPSG)和一定深度(确保N+源层被刻透)的硅，形成栅电极接触孔，源极接触孔； (9)进行接触区硼注入形成P+区，然后采用快速退火工艺，激活注入的硼离子； (10)第四次掩膜:溅射一层4-8μ m左右厚的金属，之后涂覆一层光致抗蚀剂，进行光刻构图，暴露需要隔离的区域，然后进行金属刻蚀，将器件表面的金属终端、源极金属和栅极金属的金属分隔开；最后在400-450°C，氮气或氮氢混合气体中运行一定时间，进行金属合金处理； (11)进行硅片背面减薄，并在背面淀积一定厚度的钛、镍、银复合金属层作为器件的漏极。2.如权利要求1所述的一种沟槽型功率MOSFET的制造方法，其特征在于，所述步骤(5)中硬掩膜为氮化硅层或者二氧化硅层。
【专利摘要】本发明提供一种沟槽型功率MOSFET的制造方法，采用四次掩膜，四次光刻，完成器件的生产，节省有源区光刻掩膜，多晶硅光刻研磨，源区光刻掩膜。将保护环区光刻与有源区光刻集成在一起，形成保护环窗口与有源区窗口；多晶硅具体实现方法为在硅片表面淀积多晶硅，填充进沟槽，然后再刻蚀多晶硅，最后只留下沟槽中的多晶硅作为MOSFET器件的栅电极，其中宽沟槽中的多晶硅可以作为栅极的接触区，而不必单独进行多晶光刻形成多晶硅接触区域；通过接触区刻蚀时，对接触区的硅进行一定深度的刻蚀，确保接触区下的源区被刻蚀穿透，从而减少源区光刻掩膜。本发明的工艺方法与现有沟槽功率MOSFET制造工艺兼容，掩膜数量少，简化流程，降低成本，提高生产成品率。
【IPC分类】H01L29/66, H01L29/423
【公开号】CN105118857
【申请号】CN201510427664
【发明人】王新强, 王丕龙, 李向坤
【申请人】青岛佳恩半导体有限公司
【公开日】2015年12月2日
【申请日】2015年7月20日