超结结构、超结mosfet及其制造方法
【技术领域】
[0001]本发明涉及一种功率半导体器件，特别是涉及一种超结半导体器件。
【背景技术】
[0002]超结(super junct1n)结构就是交替排列的N型立柱和P型立柱的结构。如果用超结结构来取代 VDMOS (Vertical Double-diffused Metal-Oxide-Semiconductor，垂直双扩散MOS晶体管)器件中的N型漂移区，在导通状态下提供导通通路(只有N型立柱提供通路，P型立柱不提供)，在截止状态下承受反偏电压(PN立柱共同承受)，就形成了超结MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET，金属-氧化物半导体场效应晶体管)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。
[0003]超结结构中，N型立柱中的N型杂质分布、P型立柱中的P型杂质分布、以及交替排列的N型立柱中N型杂质分布和P型立柱中P型杂质分布的匹配，会影响超结半导体器件的特性，包括其反向击穿电压和雪崩电流耐量以及关断特性。
[0004]一般的超结半导体器件(如图1中的超结M0SFET)都采用使交替排列的N型立柱和P型立柱达到最佳电荷平衡的设计(如图2a)，以取得最大的反向击穿电压，但这样的条件下器件的雪崩电流耐量不够，而且在关断过程中时间太短，易于造成应用中的回路的震荡，造成应用系统的电磁干扰大甚至造成电路损坏。
[0005]为了改善电流处理能力，有一种做法是在超结结构中使P型立柱中的P型掺杂浓度在垂直于硅片表面的方向上呈现一种不均匀的分布，而N型立柱中的N型掺杂浓度分布均匀(如图2c);或者P型立柱中的P型掺杂浓度在垂直于硅片表面的方向上均匀分布，而N型立柱中的N型掺杂浓度不均匀分布(如图2d);或者整个P柱的浓度和N柱的掺杂浓度都是均匀的，但P柱浓度高于N柱浓度(如图2b)。各种情况下对应的电场强度的分布如图3所示，在完全电荷平衡的情况下(2a) PN立柱中电场强度沿垂直于硅片表面方向是不变的，这时具有最大的击穿电压(同样的导通电阻)。其对应的电场强度的分布图如图3所示。
[0006]目前超结半导体器件中的超结结构的制造方法可以分为两大类。第一类是在一种掺杂类型的区域采用外延、光刻和离子注入工艺，每步形成交替排列的立柱的一部分，多步累加在一起得到需要厚度的立柱。第二类是在一种掺杂类型的外延上刻蚀沟槽，往沟槽中填充另一种掺杂类型的硅，一次性地形成另一种掺杂类型的立柱。
[0007]对于第一类工艺，类似于2b，2c, 2d的结构是可能实现的(实际上由于每一段的立柱都是离子注入加上扩散形成，严格的线性变化不能实现)，但由于其需要多次光刻工艺，制造成本高，同时由不同次的离子注入经过扩散工艺后形成的相连的立柱，总会有一些部分附加的掺杂浓度的变化，造成电场强度沿垂直于硅片表面的方向上有波动，影响获得最佳的导通电阻和击穿电压的平衡。
[0008]对于第二类工艺，以NM0SFET为例，如希望通过外延制造工艺得到线性变化掺杂浓度分布的N型外延层，因为不能解决制造工艺的在线监测问题，不适宜进行大批量生产性。而通过沟槽填充形成P型立柱的过程中，P型硅的淀积是三维的，不能达到与上述图中类似的掺杂浓度分布。
[0009]CN102867842公开了一种超结器件，填充于沟槽中的所述P型硅的掺杂浓度在纵向方向上至少有两种值，各所述P型硅的底部区域的掺杂浓度为最佳电荷平衡的掺杂浓度的85%?115%，各所述P型硅的顶部区域的掺杂浓度为最佳电荷平衡的掺杂浓度的200%以上；所述P型硅的顶部区域的掺杂浓度的深度小于对应的所述沟槽的深度的一半。这一结构中，顶部区域的掺杂浓度过高，很大的降低了器件的击穿电压(在相同导通电阻的情况下)。
【发明内容】
[0010]本发明所要解决的技术问题是提供一种新型的超结结构，在保证器件的反向击穿电压的前提下，提高器件的雪崩电流耐量，改善击穿电压和雪崩电流耐量的一致性，并改善器件在关断过程中的反向恢复特性的软度。为此，本发明还要提供所述超结结构的制造方法。
[0011]为解决上述技术问题，本发明超结结构是在N型外延层中具有多根P型立柱，每相邻的两根P型立柱之间的N型外延层作为一根N型立柱；这样在N型外延层中便形成了交替排列的多根P型立柱和N型立柱，即超结结构；
每根P型立柱在纵向上包括多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽，从上往下的第一段结构就在该凹槽内，也呈上宽下窄；
所述P型立柱的每一段中，P型杂质的掺杂浓度是均匀的，从上往下每一段中的掺杂浓度递减；
每根N型立柱中的掺杂浓度在纵向上可以是均匀的也可以是非均匀的，非均匀的掺杂浓度时下方的掺杂浓度大于等于上方的掺杂浓度；
在超结结构的顶部，P型立柱中P型杂质总量大于N型立柱中N型杂质总量。
[0012]在超结结构的底部，P型立柱中P型杂质总量小于N型立柱中N型杂质总量； 在超结结构中至少有一段准电荷平衡区，其P型立柱的杂质总量与N型立柱的杂质总量的差值的绝对值小于该段区间中N型立柱杂质总量的5%并包含一个完全电荷平衡的位置；
所述P型立柱的掺杂浓度在纵向和横向上均呈不均匀分布，例如可通过这样的结构来实现:所述P型立柱在纵向上包括多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽，从上往下的第一段结构就在该凹槽内，也呈上宽下窄；所述P型立柱的每一段中，P型杂质的掺杂浓度是均匀的，从上往下每一段中的掺杂浓度递减。
[0013]所述超结结构的制造方法包括如下步骤:
第I步，在N型外延层上淀积介质膜，利用光刻和刻蚀工艺在介质膜上开口，在N型外延层中刻蚀出多个沟槽，两个相邻的沟槽之间的N型外延层就作为N型立柱；
第2步，在沟槽中分多次填充P型硅，每次填充的P型硅的掺杂浓度递增，其中倒数第二次填充的P型硅在顶部具有一个向下的凹槽，该凹槽的剖面形状为上宽下窄；
最后一次填充的P型硅在所述倒数第二次填充的P型硅的顶部凹槽内；
每次填充的P型硅的掺杂浓度均匀的，从下到上填充的不同次的P型硅的掺杂浓度是递增的，最初一次的掺杂浓度最低，最后一次的掺杂浓度最高；
第3步，去除位于介质膜表面和N型外延层上表面之上的P型硅，剩余的最后一次填充的P型硅作为P型立柱的最上一段结构，剩余的倒数第二次填充的P型硅作为P型立柱从上往下的第二段结构。
[0014]应用上述超结结构的一种超结M0SFET，其特征是，在N型重掺杂硅衬底之上为N型外延层，N型外延层中具有多根P型立柱；每相邻的两根P型立柱之间的N型外延层作为一根N型立柱；这样在N型外延层中便形成了交替排列的多根P型立柱和N型立柱，即超结结构；
所述N型外延层的掺杂浓度在纵向上可以是均匀的，也可以是不均匀的，不均匀时分为两段，底部一段的掺杂浓度高于上方一段的掺杂浓度；
所述P型立柱在纵向上包括多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽，从上往下的第一段结构就在该凹槽内，也呈上宽下窄；
所述P型立柱的每一段中，P型杂质的掺杂浓度是均匀的，从上往下每一段中的掺杂浓度递减；
每根N型立柱中，下方的掺杂浓度大于或等于上方的掺杂浓度；
与各P型立柱的顶端、及N型立柱的部分顶端相接触的是P阱，P阱的表面部分还具有N型重惨杂源区和P型重惨杂接触区；
在N型立柱和部分P阱之上的栅氧化层，栅氧化层之上具有多晶硅栅极；
栅氧化层和多晶硅栅极之上为介质层；
P型重掺杂接触区和N型重掺杂源区之上有接触孔；
在介质层和接触孔之上为表面金属层，从表面金属层引出源极；
从多晶硅栅极引出栅极；
在N型重掺杂硅衬底之下为背面金属层，从背面金属层引出漏极。
[0015]所述超结MOSFET的制造方法，其特征是，包括如下步骤:
第I步，在N型重掺杂硅衬底之上外延生长一层N型外延层；该N型外延层中，下方的掺杂浓度总是大于等于上方的掺杂浓度；
第2步，在N型