场强度的分布如图5b所不。
[0042]如果由于P型立柱的浓度都发生+5%的增加，即基础P型立柱4a的掺杂浓度为Cpa=3.57 X 1015atoms/cm3 (0.95 CpO)，附加P型立柱4b的掺杂浓度为Cpb=4.725X 1015atoms/cm3 (1.26CpO)，那么此时底部线B1B4 P型杂质总量小于N型杂质总量，两者之差的绝对值是N型杂质总量的4.8%。顶部线A1A4 P型杂质总量多于N型杂质总量，两者之差的绝对值是N型杂质总量的18.3%。附加P型立柱底部的C1C4 P型杂质总量大于N型杂质总量，两者之差的绝对值是N型杂质总量的2.9%。在C1C4线与B1B4之间一定有一个位置线(οο’ ) P型杂质总量等于N型杂质总量；与附加P型立柱底部距离T+5=3.5 μπι处的D1D4线处P型杂质总量多于N型杂质总量，两者之差的绝对值是N型杂质总量的5% ;这里从Β1Β4线到D1D4线，P型杂质总量和N型杂质总量之间的关系从P型杂质总量小于N型杂质总量(差-4.8%)到P型杂质总量多于N型杂质(差+5%)，整个厚度为18.5μπι，而且包含一个P型杂质总量等于N型杂质的位置(οο’)，即准电荷平衡区的厚度等于18.5 μπι。最高的电场强度发生在οο’的位置，击穿发生在该线的周围。
[0043]从上面的分析看大，在P型掺杂浓度在一定范围内变化时，都有一个一定厚度的准电荷平衡区(上述例中该区域厚度都大于10 μ m，即大于PN立柱的厚度的1/4)，P型杂质总量和N型杂质总量变化从P型杂质总量多于N型杂质总量5%到P型杂质总量少于N型杂质总量约5%，并且包含一个位置P型杂质总量等于N型杂质总量，该区域内电场强度变化不大，电场强度的峰值在P型杂质总量等于N型杂质总量的位置，都保证在PN立柱的中间区域(不在顶部A1A4，也不在底部B1B4)，这样改善了器件击穿电压的一致性，同时提高了器件雪崩电流耐量的一致性。
[0044]当器件的N型掺杂浓度变化时，同样的结论是可以推断得到的。
[0045]对实施例一的进一步的改进是，基础P型立柱的凹底与PN立柱的底部距离很小，例如该距离等于0，如图6a所示，这样提高了器件的PN立柱结构调整的弹性，进一步改善器件的稳定性。
[0046]对实施例一的进一步的改进是，构成PN立柱中N立柱部分的N型外延的掺杂浓度是变化的，例如采用两种不同的掺杂浓度，如图6b所示:2a部分的掺杂浓度高于2b部分的掺杂浓度，这样可以更易于得到底部PN立柱中P型杂质总量小于N型杂质总量，顶部区域中P型杂质总量大于N型杂质总量，提高器件的可制造性。并且由于底部N外延的掺杂浓度高于顶部的N型外延的掺杂浓度，可以进一步改善器件的反向恢复特性(在截止状态下，该底部区域的N型外延中的载流子没有被完全耗尽，有更多的载流子残留，这样在反向恢复过程中需要抽走的载流子量增大，需要更长的恢复时间抽取这些载流子，因此反向恢复的时间变长，恢复特性变得更软，使器件更好应用)。
[0047]对如图6b所示实施方案的进一步的改进是，基础P型立柱的凹底与PN立柱的底部距离很小，例如该距离等于0，如图6c所示，这样进一步提高了器件的PN立柱结构调整的弹性，进一步改善器件的稳定性。
[0048]对如图6c所示实施方案的进一步的改进是，P型立柱分为三段，如图6d所示:由4a，4b和4c组成P型立柱，4a部分的掺杂浓度小于4b部分掺杂浓度，4b部分的掺杂浓度小于4c部分掺杂浓度，这样进一步提高了器件的PN立柱结构调整的弹性，进一步改善器件的稳定性。
[0049]对实施例一的进一步的改进是，所述基础P型立柱的掺杂浓度为0.85-0.97倍完全电荷平衡的P型立柱的均匀掺杂浓度，所述附加P型立柱的掺杂浓度为1.05?1.3倍完全电荷平衡的P型立柱的均匀掺杂浓度。这样进一步保证期间的击穿电压与完全电荷平衡时的差异量不大，并改善器件击穿电压的一致性，改善器件雪崩电流耐量及其一致性。
[0050]下面将介绍本发明超结结构的制造方法，仍以图4a中具有该超结结构的超结MOSFET中超结结构为例，包括如下步骤:
第I步，在N型外延层上淀积介质膜9a，利用光刻和刻蚀工艺在介质膜上开口(如图7a)，在N型外延层中刻蚀出多个沟槽3，两个相邻的沟槽之间的N型外延层就作为N型立柱(如图7b)；
第2步，在沟槽中分多次填充P型硅，每次填充的P型硅的掺杂浓度递增，其中倒数第二次填充的P型硅在顶部具有一个向下的凹槽，该凹槽的剖面形状为上宽下窄；
最后一次填充的P型硅在所述倒数第二次填充的P型硅的顶部凹槽内，如图7c所示；第3步，去除位于介质膜表面和N型外延层上表面之上的P型硅，剩余的最后一次填充的P型硅作为P型立柱的最上一段结构，剩余的倒数第二次填充的P型硅作为P型立柱从上往下的第二段结构，如图7d。
[0051]下面将介绍应用本发明超结结构的超结MOSFET的制造方法，以图4a为例，所述的超结MOSFET的制造方法，包括如下步骤:
第I步，在N型重掺杂硅衬底之上外延生长一层N型外延层，厚度为50 μ m,掺杂浓度为 3 X 1015atoms/cm3.第2步，在N型外延层上淀积第一介质膜，第一介质膜可以是氧化硅膜和氮化硅膜的组合，也可以是氧化膜膜，利用光刻和刻蚀工艺在介质膜上开口，在N型外延层中刻蚀出多个沟槽3，用来制作P型立柱4 ;两个相邻的沟，3之间的N型外延层2就作为N型立柱2’ ；N型立柱2’的宽度例如为5 μπι，沟槽3的宽度例如为4 μπι。如图7a和图7b所示
第3步，在沟槽中分多次填充P型硅，所填充的P型硅的掺杂浓度递增，其中倒数第二次填充的P型硅在顶部具有一个向下的凹槽，该凹槽的剖面形状为上宽下窄；最后一次填充的P型硅在所述倒数第二次填充的P型硅的顶部凹槽内；如图7c所示，4a部分的掺杂浓度为3.4X 1015atoms/cm3，4b部分的掺杂浓度为4.5 X 1015atoms/cm3.图中的其他尺寸与实施例一中的数据一致。
[0052]第4步，去除位于介质膜表面和N型外延层上表面之上的P型硅，剩余的最后一次填充的P型硅作为P型立柱的最上一段结构，剩余的倒数第二次填充的P型硅作为P型立柱从上往下的第二段结构，如图7d所示
第5步，在各所述P型立柱的顶部形成P阱7，各所述P阱还延伸到部分所述N型立柱之上的N型外延层；P讲7的P型杂质掺杂浓度例如为IX 117?6 X 10 17atoms/cm3 (原子每立方厘米)。
[0053]第6步，依次淀积栅介质层和多晶硅栅，栅介质膜为氧化硅，厚度1000-1200 ±矣，多晶硅是在位掺杂的，厚度约4000~6000埃，采用光刻刻蚀工艺对所述多晶硅栅进行刻蚀，由所述栅介质层和刻蚀后的所述多晶硅栅组成所述超结平面栅MOSFET器件的栅极结构；所述多晶硅栅从顶部覆盖所述N型立柱和部分所述P阱、被所述多晶硅栅所垂直覆盖的所述P阱用于形成横向沟道；
第7步，在P讲的部分表面形成N型重掺杂源区；N型杂质掺杂浓度大于I X 1020atoms/
3
cm ο
[0054]第8步，在整个娃片正面淀积第二介质层；介质膜厚度在7000~16000埃第9步，在第二介质层中形成接触孔，接触孔下方为P阱和N型重掺杂源区；
第10步，在每个接触孔下方的P阱中形成P型重掺杂接触区11 ;P型重掺杂接触区11中的P型杂质掺杂浓度例如大于I X 1018atoms/cm3。
[0055]第11步，在整个硅片淀积一层表面金属，通过光刻刻蚀形成器件的源极和栅极；该表面金属层12的厚度例如为10000?50000A。
[0056]第12步，将N型重掺杂硅衬底从背面减薄，并在N型重掺杂硅衬底的背面淀积一层背面金属，引出作为漏极。
[0057]上述超结MOSFET的制造方法的进一步的改进是，将11步之前，在接触孔注入完成之后，直接进行金属淀积，之后进行回刻或化学机械研磨形成接触孔金属填充。
[0058]上面所示的超结结构中，P型立柱4从上到下只分为两段或三段。在其他实施例中，P型立柱4在纵向上可以分为更多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽(可为图4c所示的多种形式)，从上往下的第一段结构就在该凹槽内，也呈上宽下窄。至于从上到下的第三段往下的各段结构，其上