当理解，芯片71在贴装时也可以完全地嵌入该凹进52中。在芯片71被完全地嵌入凹进52中的情形下，如前所述，通过电介质层的压合，也可以使得嵌入到承载板51和电介质层81内的芯片71保持稳定。
[0028]在图5中，执行该工艺流程的第三步骤，涉及在目前形成的芯片封装结构1004的正面的操作，在芯片71的正面进行盲孔74的钻孔制作，所制作的盲孔74对准芯片71的金属凸点72，并且穿过电介质层81达到金属凸点72。可以使用机械钻孔或激光钻孔的方式在芯片71的正面制作盲孔。
[0029]根据本发明的一个实施方式，盲孔74可以截止于芯片的金属凸点上或嵌入到金属凸点内1-5 μπι，此情形下，芯片上的金属凸点要求厚度至少在ΙΟμπι。
[0030]在图6和图7中，执行该工艺流程的第四步骤，涉及在目前形成的芯片封装结构1005的正面的操作，金属化盲孔74，在目前形成的芯片封装结构的正面形成表面线路金属层54，以及在目前形成的芯片封装结构的正面进行扇出线路制作，形成金属线路图案55。
[0031]如图6所示，在封装结构1005的正面，在盲孔74内进行化镀一层种子层，比如化学镀铜，并进行盲孔的电镀工艺进行盲孔内填铜，形成经镀铜的盲孔75，而后形成表面线路铜层55，从而将芯片的I/O引出到外层的线路上。
[0032]如图7所示，在芯片封装结构1006的正面进行扇出线路55的制作。扇出线路的制作可以采用曝光、显影、蚀刻等工艺进行，从而形成了芯片外引出的扇出层线路55。
[0033]在图8中，执行该工艺流程的第五步骤，涉及在目前形成的芯片封装结构1007的正面的操作，制作阻焊层56。
[0034]在图8所示的示例中，在形成的扇出线路上面制作一层阻焊层56，比如阻焊绿油，防止线路的氧化。接着，在阻焊层56上进行多个开窗，在该多个开窗上面制作UBM(凸点下金属化)层，形成可以用于在后续步骤植球栅阵列(BGA)焊球的焊盘57。
[0035]在图9中，执行该工艺流程的第六步骤，涉及在目前形成的芯片封装结构1008的正面的操作，在第五步骤形成的焊盘57上植BGA球59。
[0036]通过上述步骤，形成根据本发明实施方式的优选的板级扇出型芯片封装结构。应当理解，虽然以上描述了将一个芯片71贴装与承载板51上的一个凹进52的过程，但是承载板51可以具有多个凹进，本发明的实施方式适用于一次将多个芯片贴装于该承载板上的多个凹进中。
[0037]应当注意，本发明的实施方式主要地涉及芯片背面的操作，而以上描述中涉及的芯片正面的用于最终植BGA球的系列操作，是用于后续将板级扇出型封装结构安装到PCB板而进行扇出型封装结构与PCB板的电连接的操作，本领域技术人员能够理解其他的等效实施方式也是可能的。
[0038]从而，根据本发明的实施方式所提供的板级扇出型芯片封装器件的制备方法包括:提供承载板，其上设置有凹进，凹进的尺寸适于容纳芯片；利用粘合剂将芯片的背面贴装与承载板的凹进中；在承载板的凹进一侧、在承载板和芯片之上布置电介质层；以及通过压合承载板和电介质层，使得电介质层的材料能够填充到承载板的凹进和芯片之间的间隙中。
[0039]根据本发明实施方式的芯片封装装置10的结构已经在以上工艺流程的介绍中得以体现，比如图3-图9所示的其横截面。如图4所示，板级扇出型芯片封装器件1004包括:承载板，其上设置有凹进，凹进的尺寸适于容纳芯片；芯片，其背面通过粘合剂被贴装于承载板的凹进中；以及在承载板的凹进一侧的、布置在承载板和芯片之上的电介质层。通过压合承载板和电介质层，使得电介质层的材料能够填充到承载板的凹进和芯片之间的间隙中。
[0040]本发明实施方式的优势表现在:
[0041](I)由于摒除了在面板上贴装芯片的贴片精度对于贴片设备的依赖，因而可以适用于任意的大小面板的应用，不会受制于封装设备的技术精度，而且其工艺成本比较低。面板的增大可以很大程度上降低对芯片进行封装的成本。
[0042](2)由于芯片背面贴装的承载板可以选用高导热性的材料，从而一定程度上解决了高功率器件的散热的问题，提高芯片封装结构的热管理性能。
[0043](3)由于对于封装芯片采用金属凸点的方式嵌入到封装中，然后通过化铜电镀盲孔的方式进行扇出，通过这种方式能够很好的控制所得的芯片封装结构的良率和可靠性。
[0044](4)采用基于封装载板的工艺开展，使得能够适应于基板的工艺，进一步降低了工艺制作成本，也提高了器件的性能。
[0045]受益于前述说明书和相关联附图中给出的教导的本领域的熟练技术人员将容易想到本公开内容的许多改进和其他实施方式。因此，要理解以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。
【主权项】
1.一种板级扇出型芯片封装器件(1004)，包括: 承载板(51)，其上设置有凹进(52)，所述凹进(52)的尺寸适于容纳芯片； 芯片(71)，其背面通过粘合剂(81)被贴装于所述承载板(51)的所述凹进(52)中；以及 在所述承载板(51)的所述凹进(52) —侧的、布置在所述承载板(51)和所述芯片(71)之上的电介质层(82)， 其中，通过压合所述承载板(51)和所述电介质层(82)，使得所述电介质层的材料能够填充到所述承载板(51)的所述凹进(52)和所述芯片(71)之间的间隙中。2.根据权利要求1所述的板级扇出型芯片封装器件，其中所述承载板(51)的所述凹进(52)的横截面为梯形，并且所述芯片(71)的背面设置有倒角(78)，所述倒角的斜度与所述梯形的斜度相同。3.根据权利要求1所述的板级扇出型芯片封装器件，其中所述承载板(51)的所述凹进(52)的底部的尺寸比所述芯片(71)的背面的尺寸稍小。4.根据权利要求1-3中任一项所述的板级扇出型芯片封装器件，还包括: 形成在所述芯片(71)和所述承载板(53)的嵌置结构的正面的、所述电介质层(82)之上的扇出线路层(55)。5.根据权利要求4所述的板级扇出型芯片封装器件，其中形成所述扇出线路层(55)包括: 在所述电介质层(82)中，制备与所述芯片的金属凸点(72)对应的盲孔(74)，对所述盲孔进行化学镀铜和电镀处理而在所述电介质层(82)之上形成所述扇出线路层(80)。6.一种板级扇出型芯片封装器件的制备方法，包括: 提供承载板(51)，所述承载板(51)上设置有凹进(52)，所述凹进(52)的尺寸适于容纳芯片(71); 利用粘合剂(81)将所述芯片(71)的背面贴装于所述承载板(51)的所述凹进(52)中； 在所述承载板(51)的所述凹进(52) —侧、在所述承载板(51)和所述芯片(71)之上布置电介质层(82);以及 通过压合所述承载板(51)和所述电介质层(82)，使得所述电介质层的材料能够填充到所述承载板(51)的所述凹进(52)和所述芯片(71)之间的间隙中。7.根据权利要求6所述的方法，其中所述承载板(51)的所述凹进(52)的横截面为梯形，并且所述芯片(71)的背面设置有倒角(78)，所述倒角的斜度与所述梯形的斜度相同。8.根据权利要求6所述的方法，其中所述承载板(51)的所述凹进(52)的底部的尺寸比所述芯片(71)的背面的尺寸稍小。9.根据权利要求6-8中任一项所述的方法，还包括: 在所述芯片(71)和所述承载板(53)的嵌置结构的正面、在所述电介质层(82)之上形成扇出线路层(55)。10.根据权利要求9所述的方法，其中形成所述扇出线路层(55)包括: 在所述电介质层(82)中，制备与所述芯片的金属凸点(72)对应的盲孔(74)，对所述盲孔进行化学镀铜和电镀处理而在所述电介质层(82)之上形成所述扇出线路层(80)。
【专利摘要】本发明的实施方式涉及板级扇出型芯片封装器件及其制备方法。在用于承载芯片的承载板的一面设置凹进，该凹进的尺寸与芯片背面的尺寸相配，然后将芯片贴装在该凹进的位置。在将芯片贴装到承载板时，承载板上的凹进恰容纳芯片的背面，从而使得保持待封装的芯片就位更加容易和便利。根据本发明，摒除了扇出型封装对贴片机的幅面以及贴片精度的依赖，使得有可能进行大幅面的扇出型芯片封装工艺开展。
【IPC分类】H01L23/373, H01L23/367, H01L21/58, H01L23/13, H01L21/68
【公开号】CN105140189
【申请号】CN201510398269
【发明人】郭学平
【申请人】华进半导体封装先导技术研发中心有限公司
【公开日】2015年12月9日
【申请日】2015年7月8日