通与关断之间变化，当NMOS管处于关断态时其固支 梁栅6就处于悬浮状态，这就意味着此刻该或非门中的MOSFET上不存在栅极漏电流，降低 了电路的功耗。或非门的真值表：
[0017]
[0019] 硅基低漏电流固支梁栅MOSFET或非门的制备方法包括以下几个步骤：
[0020] 1)准备P型硅衬底11 ;
[0021] 2)底氧生长，通过热氧化在平整的硅表面生长一层均匀的氧化层，作为缓冲层；
[0022] 3)沉积氮化硅，然后光刻和刻蚀氮化硅层，保留有源区的氮化硅，场区的氮化硅去 除；
[0023] 4)场氧化，对硅片进行高温热氧化，在场区生长了所需的厚氧化层5 ;
[0024] 5)去除氮化硅和底氧层，采用干法刻蚀技术将硅片表面的的氮化硅和底氧全部去 除；
[0025] 6)在硅片上涂覆一层光刻胶，光刻和刻蚀光刻胶，去除需要制作固支梁电极板位 置的光刻胶。然后淀积一层A1，去除光刻胶以及光刻胶上的A1，形成下拉电极10 ;
[0026] 7)进行栅氧化，形成高质量的氧化层；
[0027] 8)离子注入，调整NMOS的阈值电压；
[0028] 9)利用CVD技术沉积多晶硅，光刻栅图形和多晶硅引线图形，通过干法刻蚀技术 亥Ij蚀多晶娃，保留输入引线4和固支梁栅的锚区7位置的多晶硅。
[0029] 10)通过旋涂方式形成PMGI牺牲层，然后光刻牺牲层，仅保留固支梁栅6下方的牺 牲层；
[0030] 11)蒸发生长Al;
[0031] 12)涂覆光刻胶，保留固支梁栅6上方的光刻胶；
[0032] 13)反刻Al，形成固支梁栅6 ;
[0033] 14)涂覆光刻胶，光刻并刻蚀出磷的注入孔，注入磷，形成NMOS管的有源区8 ;
[0034] 15)制作通孔9和引线4 ;
[0035] 16)释放PMGI牺牲层，形成悬浮的固支梁栅6 ;
[0036] 本发明与现有技术的区别：
[0037] 在本发明中的或非门所用的固支梁栅MOSFET的栅极并不是直接紧贴在二氧化硅 层上方，而是依靠锚区的支撑悬浮在二氧化硅层上方。NMOS管的固支梁栅的下拉电压设计 得与NMOS管的阈值电压相等，只有当NMOS管的固支梁栅上所加的电压大于NMOS管的阈值 电压时，其固支梁栅才能下拉并接触二氧化硅层从而使固支梁栅NMOS管反型导通，当所加 电压小于NMOS管的阈值电压时固支梁栅就不能下拉，当该或非门在输入信号的作用下处 于工作态时，两个NMOS管就在导通或者截止状态之间变化，当NMOS管处于关断态时其固支 梁栅就处于悬浮态，正因为如此，就使本发明中的或非门具有较小的直流漏电流。
[0038] 满足以上条件的结构即可视为本发明的硅基低漏电流固支梁栅MOSFET或非门。
【主权项】
1. 一种硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门，其特征在于该或非门 由两个固支梁栅NMOS管即第一 NMOS管（1)和第二NMOS管（2)以及一个负载电阻（3)组成， 两个NMOS管的源极连接在一起共同接地，漏极也连接在一起随后通过负载电阻（3)与电源 电压相连接，两路输入信号A、B分别在两个NMOS管的栅极上输入，输出信号在两个NMOS管 的漏极和负载电阻（3)之间输出；引线（4)用Al制作，NMOS管的栅极悬浮在二氧化硅层（5) 的上方形成固支梁栅（6)，固支梁栅（6)的两端分别固定在两个锚区（7)上，锚区（7)用多晶 硅制作在二氧化硅层（5)上，N+有源区（8)是NMOS管的源极和漏极，源极和漏极通过通孔 (9 )与引线（4)连接，下拉电极（10 )在固支梁栅（6 )下的部分被二氧化硅层（5 )覆盖，整个 或非门电路制作在P型硅衬底（11)上。2. 根据权利要求1所述的硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门，其 特征在于所述的NMOS管的固支梁栅（6)的下拉电压设计的与NMOS管的阈值电压相等，只 有当NMOS管的固支梁栅（6)上所加的电压大于NMOS管的阈值电压时，其固支梁栅（6)才 能下拉并接触二氧化硅层（5)从而使固支梁栅NMOS管反型导通，当所加电压小于NMOS管 的阈值电压时固支梁栅（6)就不能下拉，当该或非门在输入信号的作用下处于工作态时，两 个NMOS管就在导通或者截止状态之间变化，当NMOS管处于关断态时其固支梁栅6就处于 悬浮态，使或非门具有较小的直流漏电流。3. 根据权利要求1所述的硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门，其 特征在于该或非门负载电阻（3)的阻值设置为当其中任意一个NMOS管导通时，相比于导通 的NMOS管，该负载电阻（3)的阻值足够大可使得输出为低电平，当两个NMOS管都不能导通 时，相比于截止的NMOS管，该电阻的阻值足够小可使得输出为高电平。
【专利摘要】本发明的硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门由两个固支梁栅NMOS管即第一NMOS管(1)和第二NMOS管(2)以及一个负载电阻(3)组成，两个NMOS管的源极连接在一起共同接地，漏极也连接在一起随后通过负载电阻(3)与电源电压相连接，两路输入信号A、B分别在两个NMOS管的栅极上输入，输出信号在两个NMOS管的漏极和负载电阻(3)之间输出；NMOS管的固支梁栅的下拉电压设计得与NMOS管的阈值电压相等，只有当固支梁栅上所加的电压大于NMOS管的阈值电压，该固支梁栅才能下拉并接触二氧化硅层从而使固支梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时固支梁栅就不能下拉，使或非门具有较小的直流漏电流。
【IPC分类】H01L21/8232, H01L27/085
【公开号】CN105161489
【申请号】CN201510379658
【发明人】廖小平, 陈子龙
【申请人】东南大学
【公开日】2015年12月16日
【申请日】2015年7月1日