半导体器件的制作方法及半导体器件的制作方法
【技术领域】
[0001]本申请涉及半导体集成电路的技术领域，具体而言，涉及一种半导体器件的制作方法及半导体器件。
【背景技术】
[0002]随着晶体管的特征尺寸不断缩小，在半导体器件的制作过程中经常采用金属栅极取代多晶硅栅极。这是由于采用金属栅极所形成晶体管具有有效栅氧化层厚度(EOT)较小、栅极漏电流较低以及能耗低等优点。因此，半导体器件的制作过程中，通常需要在性能要求高的器件区上形成金属栅极，而在其他器件区上形成多晶硅栅极。
[0003]图1至图3示出了现有半导体器件的制作过程，包括以下步骤:首先，提供包括第一区域11'和第二区域13'的半导体基体，该第一区域11'又包括第一器件区111'和第二器件区113'，其中第一器件区111'上形成有第一多晶硅栅极21'，第二器件区113'上形成有第二多晶硅栅极23'，第二区域13'上形成有第三多晶硅栅极25'，且各第一多晶硅栅极21'、第二多晶硅栅极23'和第三多晶硅栅极25'被介质层30'围绕，其结构如图1所示；然后，刻蚀去除第一多晶硅栅极21'，以在第一多晶硅栅极21'的位置上形成第一凹槽，并在第一凹槽中形成第一金属栅极41'，进而形成如图2所示的基体结构；最后，刻蚀去除第二多晶硅栅极23'，以在第二多晶硅栅极23'的位置上形成第二凹槽，并在第二凹槽中形成第二金属栅极43'，进而形成如图3所示的基体结构。
[0004]其中，在上述第一凹槽中形成第一金属栅极41'的步骤包括:形成覆盖第一凹槽的第一金属栅极41'预备层，以及平坦化去除位于介质层30'上的第一金属栅极41'预备层，并将位于第一凹槽中的第一金属栅极41'预备层作为第一金属栅极41'。在上述第二凹槽中形成第二金属栅极43'的步骤包括:形成覆盖第二凹槽的第二金属栅极43'预备层，平坦化去除位于介质层30'上的第二金属栅极43'预备层，并将位于第二凹槽中的第二金属栅极43'预备层作为第二金属栅极43'。上述两次平坦化工艺会对第三多晶硅栅极25'造成损伤，例如产生凹坑等缺陷。这些缺陷使得半导体器件中容易产生漏电流等，进而降低了半导体器件的性能。针对上述问题，目前还没有有效的解决方法。
【发明内容】
[0005]本申请旨在提供一种半导体器件的制作方法及半导体器件，以减少金属栅极的制作过程对多晶硅栅极造成的损伤，进而提高半导体器件的性能。
[0006]为了实现上述目的，本申请提供了一种半导体器件的制作方法，该制作方法包括:提供半导体基体，半导体基体具有第一区域和第二区域，且第一区域和第二区域上分别形成有多晶硅栅极和围绕多晶硅栅极设置的介质层；形成覆盖多晶硅栅极和介质层的第一金属硬掩膜；进行退火处理，以使第一金属硬掩膜和多晶硅栅极反应生成金属硅化物；去除第一区域中的多晶硅栅极和金属硅化物以形成凹槽，并在凹槽中形成金属栅极。
[0007]进一步地，上述制作方法中，退火处理的步骤中，处理温度为250?450°C，处理时间为I?30s。
[0008]进一步地，上述制作方法中，在凹槽中形成金属栅极的步骤包括:在凹槽中和第一金属硬掩膜上形成金属栅极预备层；对金属栅极预备层和第一金属硬掩膜进行平坦化处理至暴露出介质层的表面，并将剩余金属栅极预备层作为金属栅极。
[0009]去除第一区域中多晶硅栅极和金属硅化物；在第一区域中多晶硅栅极的位置和第一金属硬掩膜上形成金属栅极预备层；进行平坦化处理，以去除位于第一区域中多晶硅栅极的位置上的部分金属栅极预备层，以及位于介质层上的第一金属硬掩膜和金属栅极预备层，并将剩余金属栅极预备层作为金属栅极。
[0010]进一步地，上述制作方法中，在平坦化处理的步骤中去除位于第二区域中多晶硅栅极的位置上的金属硅化物。
[0011]进一步地，上述制作方法中，第一区域包括第一器件区和第二器件区，多晶硅栅极包括位于第一器件区中的第一多晶娃栅极、位于第二器件区的第二多晶娃栅极和位于第二区域的第三多晶硅栅极；形成金属栅极的步骤包括:在第一多晶硅栅极的位置上形成第一金属栅极；在第二多晶硅栅极的位置上形成第二金属栅极，第一金属栅极和第二金属栅极组成金属栅极。
[0012]进一步地，上述制作方法中，形成第一金属栅极的步骤包括:去除第一多晶硅栅极和位于第一多晶硅栅极上的金属硅化物以形成第一凹槽；在第一凹槽中以及第一金属硬掩膜上形成第一金属栅极预备层；对第一栅极预备层和第一金属硬掩膜层进行第一次平坦化处理至暴露出介质层的表面，并将剩余第一金属栅极预备层作为第一金属栅极；形成第二金属栅极的步骤包括:形成覆盖第一金属栅极、第二多晶硅栅极、第三多晶硅栅极和介质层的第二金属硬掩膜；去除第二多晶硅栅极和位于第一多晶硅栅极上的金属硅化物以形成第二凹槽；在第二凹槽中以及第二金属硬掩膜上形成第二金属栅极备层；对第二金属栅极预备层和第二金属硬掩膜进行第二次平坦化处理至暴露出介质层的表面，并将剩余第二金属栅极预备层作为第二金属栅极。
[0013]进一步地，上述制作方法中，在第一次平坦化处理的步骤中去除位于第二多晶硅栅极和第三多晶硅栅极上的部分金属硅化物；在第二次平坦化处理的步骤中去除位于第三多晶硅栅极上的金属硅化物。
[0014]进一步地，上述制作方法中，第一器件区为PMOS区，第二器件区为NMOS区；或者第一器件区为NMOS区，第二器件区为PMOS区。
[0015]进一步地，上述制作方法中，第一金属硬掩膜为TiN。
[0016]进一步地，上述制作方法中，金属栅极的材料为Al或Cu。
[0017]本申请还提供了一种半导体器件，该半导体器件由本申请上述的制作方法制作而成。
[0018]应用本申请的技术方案，在形成金属栅极的步骤之前形成覆盖多晶硅栅极的第一金属硬掩膜，并进行退火处理以使第一金属硬掩膜和多晶硅栅极反应生成金属硅化物。由于金属硅化物中键能大于多晶硅栅极中键能，使得金属硅化物的刻蚀速率小于多晶硅栅极的刻蚀速率，因此金属硅化物能够作为多晶硅栅极的保护层，减少了金属栅极的制作过程对多晶硅栅极造成的损伤，进而提高半导体器件的性能。
【附图说明】
[0019]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0020]图1示出了在现有半导体器件的制作方法中，所提供的包括第一区域和第二区域的半导体基体的剖面结构示意图；
[0021]图2示出了刻蚀去除图1所示的第一多晶硅栅极以形成第一凹槽，并在第一凹槽中形成第一金属栅极后的基体的剖面结构示意图；
[0022]图3示出了刻蚀去除图2所示的第二多晶硅栅极以形成第二凹槽，并在第二凹槽中形成第二金属栅极后的基体的剖面结构示意图；
[0023]图4示出了本申请实施方式所提供的半导体器件的制作方法的流程示意图；
[0024]图5示出了在本申请一种优选实施方式所提供的半导体器件的制作方法中，提供半导体基体，半导体基体具有第一区域和第二区域，且第一区域和第二区域上分别形成有多晶硅栅极和围绕多晶硅栅极设置的介质层后的基体的剖面结构示意图；
[0025]图6示出了形成覆盖图5所示的多晶硅栅极和介质层的