第一金属硬掩膜，并进行退火处理，以使第一金属硬掩膜和多晶硅栅极反应生成金属硅化物后的基体的剖面结构示意图；
[0026]图7示出了去除图6所示的第一区域中的多晶硅栅极和金属硅化物以形成凹槽，并在凹槽中形成金属栅极后的基体的剖面结构示意图；
[0027]图7-1示出了去除图6所示的第一多晶硅栅极和位于第一多晶硅栅极上的金属硅化物以形成第一凹槽后的基体的剖面结构示意图；
[0028]图7-2示出了在图7-1所示的第一凹槽中以及第一金属硬掩膜上形成第一金属栅极预备层后的基体的剖面结构示意图；
[0029]图7-3示出了第一金属栅极预备层和第一金属硬掩膜进行第一次平坦化处理至暴露出介质层的表面，并将剩余第一金属栅极预备层作为第一金属栅极后的基体的剖面结构示意图；
[0030]图7-4示出了形成覆盖图7-3所示的第一金属栅极、第二多晶硅栅极、第三多晶硅栅极和介质层的第二金属硬掩膜，并去除第二多晶硅栅极和位于第一多晶硅栅极上的金属硅化物以形成第二凹槽后的基体的剖面结构示意图；以及
[0031 ] 图7-5示出了在图7-4所示的第二凹槽中以及第二金属硬掩膜上形成第二金属栅极备层后的基体的剖面结构示意图。
【具体实施方式】
[0032]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0033]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0034]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0035]正如【背景技术】中所介绍的，金属栅极的制作过程会对多晶硅栅极造成损伤，进而降低半导体器件的性能。本申请的发明人针对上述问题进行研究，提出了一种半导体器件的制作方法。如图4所示，该制作方法包括:提供半导体基体，半导体基体具有第一区域和第二区域，且第一区域和第二区域上分别形成有多晶硅栅极和围绕多晶硅栅极设置的介质层；形成覆盖多晶硅栅极和介质层的第一金属硬掩膜；进行退火处理，以使第一金属硬掩膜和多晶硅栅极反应生成金属硅化物；去除第一区域中的多晶硅栅极和金属硅化物以形成凹槽，并在凹槽中形成金属栅极。
[0036]上述制作方法中，在形成金属栅极的步骤之前形成覆盖多晶硅栅极的第一金属硬掩膜，并进行退火处理以使第一金属硬掩膜和多晶硅栅极反应生成金属硅化物。由于金属硅化物中键能大于多晶硅栅极中键能，使得金属硅化物的刻蚀速率小于多晶硅栅极的刻蚀速率，因此金属硅化物能够作为多晶硅栅极的保护层，减少了金属栅极的制作过程对多晶硅栅极造成的损伤，进而提高半导体器件的性能。
[0037]下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
[0038]图5至图7示出了本申请一种优选实施方式所提供的半导体器件的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图5至图7，进一步说明本申请该优选实施方式所提供的所提供的半导体器件的制作方法。
[0039]首先，提供半导体基体，半导体基体具有第一区域11和第二区域13，且第一区域11和第二区域13上分别形成有多晶硅栅极20和围绕多晶硅栅极20设置的介质层30，其结构如图5所示。第一区域11和第二区域13可以根据器件的功能进行划分，例如核心区和外围电路区。介质层30可以为本领域中常见的材料，且介质层30可以为一层或多层。形成多晶硅栅极20和介质层30的工艺步骤可以参数现有技术进行。需要注意的是，半导体基体中还可以形成其他器件，例如沟槽隔离结构、应变硅层或栅极侧壁层层。
[0040]在一种优选的实施方式中，第一区域11包括第一器件区111和第二器件区113，多晶硅栅极20包括位于第一器件区111中的第一多晶硅栅极21、位于第二器件区113的第二多晶硅栅极23和位于第二区域13的第三多晶硅栅极25，其结构如图5所示。第一器件区111和第二器件区113可以根据器件的类型进行设定。优选地，第一器件区111为PMOS区，第二器件区113为NMOS区；或者第一器件区111为NMOS区，第二器件区113为PMOS区。
[0041]完成提供半导体基体的步骤之后，形成覆盖多晶硅栅极20和介质层30的第一金属硬掩膜51,并进行退火处理，以使第一金属硬掩膜51和多晶娃栅极20反应生成金属娃化物60，进而形成如图6所示的基体结构。其中，第一金属硬掩膜51为能与多晶硅反应生成金属娃化物60的掩膜材料,在一种优选的实施方式中,第一金属硬掩膜51为TiN。形成上述第一金属硬掩膜51的工艺可以为化学气相沉积或溅射等，上述工艺为本领域现有技术，在此不再赘述。
[0042]上述退火处理的步骤中，退火的工艺参数可以根据所采用的第一金属硬掩膜51的类型进行设定。优选地，退火处理的步骤中，处理温度为250?450°C，处理时间为I?30s。退火的具体方式可以为快速热退火或激光退火等。
[0043]完成形成覆盖多晶硅栅极20和介质层30的第一金属硬掩膜51，并进行退火处理，以使第一金属硬掩膜51和多晶硅栅极20反应生成金属硅化物60的步骤之后，去除第一区域11中的多晶硅栅极20和金属硅化物60以形成凹槽，并在凹槽中形成金属栅极40，进而形成如图7所示的基体结构。金属栅极40的材料可以为本领域中常见的栅极用金属材料，在一种优选的实施方式中，金属栅极40的材料为Al或Cu。
[0044]上述金属栅极40的制作可以采用不同的方式。在一种优选的实施方式中，形成金属栅极40的步骤包括:去除第一区域11中多晶硅栅极20和金属硅化物60以形成凹槽；在凹槽中以及第一金属硬掩膜51上形成金属栅极预备层；对金属栅极预备层和第一金属硬掩膜51进行平坦化处理至暴露出介质层30的表面，并将剩余金属栅极预备层作为金属栅极40，进而形成如图7所示的基体结构。需要注意的是，在平坦化处理的步骤中可以完全去除(或去除一部分)位于第二区域13中的金属硅化物60。
[0045]在另一