低于所述第一凸块结构顶部，避免了塑封层的减薄与激光开孔过程，不仅节省了材料、降低了污染，也避免了减薄过程导致电路结构的损坏，同时也使得堆叠型封装更容易实现。(5)本发明的扇出型封装结构不仅具有堆叠型封装能力，也具有多样封装体结合能力，满足多样的应用需求，同时还可以将得到的整个堆叠型封装体通过所述第二凸块结构键合于PCB板或其它封装体。
【附图说明】
[0040]图1显示为本发明的扇出型封装结构的制作方法的工艺流程图。
[0041]图2显示为本发明的扇出型封装结构的制作方法在基板上表面形成粘胶层示意图。
[0042]图3显示为本发明的扇出型封装结构的制作方法在所述粘胶层上表面形成再分布引线层的示意图。
[0043]图4显示为本发明的扇出型封装结构的制作方法在所述再分布引线层上表面键合至少一个第一芯片并制作至少两个第一凸块结构的示意图。
[0044]图5显示为本发明的扇出型封装结构的制作方法在所述再分布引线层上表面形成塑封层的示意图。
[0045]图6显示为本发明的扇出型封装结构的制作方法使用的压模组件的结构示意图。
[0046]图7显示为本发明的扇出型封装结构的制作方法在所述压模组件的顶部压块下表面贴上隔离膜，将所述基板放置于所述底部压块表面，并在所述再分布引线层表面放置塑封材料的示意图。
[0047]图8显示为本发明的扇出型封装结构的制作方法通过所述顶部压块及所述底部压块将所述基板夹紧，使所述塑封材料被压平，且所述第一凸块结构的上端嵌入所述隔离膜中的示意图。
[0048]图9显示为本发明的扇出型封装结构的制作方法释放所述顶部压块及所述底部压块，并剥离所述隔离膜的示意图。
[0049]图10显示为本发明的扇出型封装结构的制作方法压模完毕得到的结构示意图。
[0050]图11显示为本发明的扇出型封装结构的制作方法去除所述基板及粘胶层的示意图。
[0051]图12显示为本发明的扇出型封装结构的制作方法在所述再分布引线层下表面制作第二凸块结构的示意图。
[0052]图13显示为本发明的扇出型封装结构的制作方法在所述第一凸块结构暴露出的上端键合至少一个第一封装体的示意图。
[0053]图14显示为本发明的扇出型封装结构的制作方法将封装结构通过所述第二凸块结构连接于第二封装体的示意图。
[0054]元件标号说明
[0055]SI ?S5步骤
[0056]I基板
[0057]2粘胶层
[0058]3再分布引线层
[0059]31介质层
[0060]32再分布金属线路
[0061]4第一芯片
[0062]41第三凸块结构
[0063]5第一凸块结构
[0064]51金属柱
[0065]52锡基金属帽
[0066]6塑封层
[0067]7第二凸块结构
[0068]8第一封装体
[0069]9第二封装体
[0070]10压模组件
[0071]101底部压块
[0072]102顶部压块
[0073]11隔离膜
[0074]12塑封材料
【具体实施方式】
[0075]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0076]请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0077]实施例一
[0078]本发明提供一种扇出型封装结构的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤:
[0079]S1:提供一基板，在所述基板上表面形成粘胶层；
[0080]S2:在所述粘胶层上表面形成再分布引线层；
[0081]S3:在所述再分布引线层上表面键合至少一个第一芯片并制作至少两个第一凸块结构；所述第一芯片与所述第一凸块结构均与所述再分布引线层电连接，且所述第一凸块结构的顶部高于所述第一芯片的顶部；
[0082]S4:在所述再分布引线层上表面形成塑封层，所述塑封层覆盖所述第一芯片，且暴露出所述第一凸块结构的上端；
[0083]S5:去除所述基板及粘胶层，在所述再分布引线层下表面制作第二凸块结构。
[0084]首先请参阅图2，执行步骤S1:提供一基板1，在所述基板I上表面形成粘胶层2。
[0085]所述基板I可以为后续制作粘胶层2、再分布引线层3、塑封层6等提供刚性的结构或基体，其材料可选自玻璃、金属、半导体(例如Si)、聚合物或陶瓷中的至少一种。作为示例，所述基板I选用玻璃。本发明中，所述基板I可为晶圆形、方形(例如500*500mm)或其它任意所需形状。
[0086]所述粘胶层2在后续工艺中作为再分布引线层3与基板I之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与再分布引线层3具有一定的结合力，以保证所述再分布引线层3在后续工艺中不会产生移动等情况，另外，其与所述基板I亦具有较强的结合力，一般来说，其与所述基板I的结合力需要大于与所述再分布引线层3的结合力。作为示例，所述粘胶层2的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。所述胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施例中，所述粘胶层2也可选用物理气相沉积法或化学气相沉积法指的的其他材料层，如环氧树脂(Epoxy)、娃橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶卩坐(PBO)、苯并环丁稀(BCB)等。在后续分离所述基板I时，可采用湿法腐蚀、化学机械研磨等方法去除所述粘胶层2。
[0087]然后请参阅图3，执行步骤S2:在所述粘胶层2上表面形成再分布引线层3。
[0088]具体的，所述再分布引线层3包括介质层31及形成于所述介质层31中的至少一层再分布金属线路32。作为示例，如图3所述，所述再分布引线层3包括四层再分布金属线路32，其中，顶层及底层的再分布金属线路32分别暴露于所述介质层31的上表面及下表面。各层再分布金属线路32之间通过若干导电柱相连接。
[0089]作为示例，对于所述再分布引线层3包括多层再分布金属线路32的情形，可采用交替形成介质层与再分布金属线路的方式得到。所述再分布金属线路32可选用物理气相沉积法(PVD)、化学气相沉积法(CVD)、溅射法、电镀及化学镀中的至少一种方法形成。所述介质层31可选用旋涂、物理气相沉积及化学气相沉积中的至少一种方法形成。
[0090]所述再分布金属线路32采用导电金属，包括但不限于铜、铝、钛等电的良导体。所述介质层31的材料包括但不限于环氧树脂、硅橡胶、硅树脂、P1、PB0、BCB，也可采用低K介质，例如氧化硅、磷硅玻璃、氟化玻璃等。
[0091 ] 接着请参阅图4，执行步骤S3:在所述再分布引线层3上表面键合至少一个第一芯片4并制作至少两个第一凸块结构5 ;所述第一芯片4与所述第一凸块结构5均与所述再分布引线层3电连接，且所述第一凸块结构5的顶部高于所述第一芯片4的顶部。