与接触插塞52B的一部分发生重叠。如图12所示，即使在形成开口 62A中发生这样的未对准，在ILD2 58和ILDl 46的蚀刻中，介电覆盖层56和介电保护层50将用作蚀刻停止层，并且介电覆盖层56和介电保护层50不会被蚀刻穿。因此，如图12所示，当形成接触插塞64A时，介电覆盖层56和介电保护层50将使接触插塞64A与接触插塞52B电绝缘，且将不会发生接触插塞64A与接触插塞52B之间的不期望的短路。
[0058]图12所示，当发生未对准时，如虚线所示的产生的接触插塞64A将具有底面65，该底面65定位在介电保护层50的顶部边缘上并且也可能定位在介电覆盖层56的顶面上。作为比较，如果未形成介电覆盖层56和介电保护层50，则在图12所示的步骤中，因未对准，接触插塞64A偏移到位置63，接触插塞64A和接触插塞52B将会短路。
[0059]图14示意性地示出了用于图1至图12中的工艺的工艺流程200。本文简要地讨论了该工艺流程。工艺流程的细节可在图1至图12的讨论中找到。如图2所示，在步骤202中，在ILDl 46中形成接触开口 48A和48B。在图14中的工艺流程的步骤204中，形成了介电层50，并且图3和图4中示出了相应的形成工艺。在图14中的工艺流程的步骤206中，在ILDl 46中形成接触插塞52，并且图5中示出了相应的形成工艺。在图14中的工艺流程的步骤208中，使接触插塞52凹进以形成凹槽54，并且图6中示出了相应的形成工艺。在图14中的工艺流程的步骤210中，形成介电覆盖层56以覆盖接触插塞52，并且图7和图8中示出了相应的形成工艺。在图14中的工艺流程的步骤212中，形成接触开口 60，并且图10中示出了相应的形成工艺。在图14中的工艺流程的步骤214中，形成接触开口 62，并且图11中示出了相应的形成工艺。在图14中的工艺流程的步骤216中，填充接触开口 60和62以形成接触插塞64，并且图12中示出了相应的形成工艺。
[0060]本发明的实施例具有一些有利的特征。通过形成介电保护层和介电覆盖层以保护接触插塞，即使邻近接触插塞的相邻的接触插塞具有未对准，介电保护层和介电覆盖层将保留以使位置相近的接触插塞绝缘。
[0061]根据本发明的一些实施例，一种集成电路结构包括:第一 ILD、位于第一 ILD中的栅极堆叠件、位于第一 ILD上方的第二 ILD、位于第二 ILD中的接触插塞、以及位于接触插塞的相对两侧上并且与接触插塞相接触的介电保护层。接触插塞和介电保护层位于第二 ILD中。介电覆盖层位于接触插塞上方并与接触插塞相接触。
[0062]根据本发明的可选实施例，一种集成电路结构包括:第一 ILD、位于第一 ILD上方的蚀刻停止层、位于蚀刻停止层上方的第二 ILD以及第二 ILD中的狭槽式接触插塞。狭槽式接触插塞穿透蚀刻停止层以接触第一 ILD的顶面。介电保护层包括位于狭槽式接触插塞的相对两侧且与狭槽式接触插塞接触的部分。介电覆盖层位于狭槽式接触插塞上方且与狭槽式接触插塞接触，其中，狭槽式接触插塞、介电保护层和介电覆盖层均位于第二 ILD中。
[0063]根据本发明的又可选实施例，一种方法包括:在第一 ILD上方形成第二 ILD，其中栅极堆叠件位于第一 ILD中，蚀刻第二 ILD以形成第一接触开口，在第一接触开口的相对侧壁上形成介电保护层，以及在第一接触开口中形成第一接触插塞，其中第一接触插塞位于介电保护层的相对部分之间。该方法进一步包括:形成位于第一接触插塞上方并接触第一接触插塞的介电覆盖层，在第二 ILD上方形成第三ILD，在第二 ILD和第三ILD中形成第二接触开口，以及填充第二接触开口以形成第二接触插塞。
[0064]上面论述了若干实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，他们可以容易地使用本发明作为基础来设计或更改用于与本文所介绍的实施例实施相同的目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以作出多种变化、替换以及改变。
【主权项】
1.一种集成电路结构，包括: 第一层间电介质(ILD)； 栅极堆叠件，位于所述第一 ILD中； 第二 ILD,位于所述第一 ILD上方； 第一接触插塞，位于所述第二 ILD中； 介电保护层，位于所述第一接触插塞的相对两侧上并且与所述第一接触插塞接触，其中，所述第一接触插塞和所述介电保护层位于所述第二 ILD中；以及 介电覆盖层，位于所述第一接触插塞上方并且与所述第一接触插塞接触。2.根据权利要求1所述的集成电路结构，进一步包括: 第三ILD，位于所述第二 ILD上方；以及 第二接触插塞，从所述第三ILD的顶面延伸到所述第二 ILD的底面，其中，所述第二接触插塞电连接至所述栅极堆叠件。3.根据权利要求2所述的集成电路结构，其中，所述第二接触插塞包括与所述介电保护层的顶部边缘接触的第一底面。4.根据权利要求1所述的集成电路结构，其中，所述第一接触插塞包括与所述第一ILD的顶面接触的底面。5.根据权利要求1所述的集成电路结构，其中，所述介电保护层和所述介电覆盖层由相同的介电材料形成。6.根据权利要求1所述的集成电路结构，进一步包括: 源极/漏极区； 第三接触插塞，位于所述源极/漏极区上方并且电连接至所述源极/漏极区，其中，所述第三接触插塞位于所述第一 ILD中； 第四接触插塞，位于所述第三接触插塞上方并且接触所述第三接触插塞，其中，所述第四接触插塞位于所述第二 ILD中；以及 第五接触插塞，位于所述第四接触插塞上方并且与所述第四接触插塞接触，其中，所述第五接触插塞从第三ILD的顶面延伸到所述第二 ILD内。7.根据权利要求6所述集成电路结构，其中，所述第五接触插塞的底面与所述第一接触插塞的顶面基本共平面。8.根据权利要求1所述的集成电路结构，其中，所述介电覆盖层的顶面与所述第二ILD的顶面基本共平面。9.一种集成电路结构，包括: 第一层间电介质(ILD)； 蚀刻停止层，位于所述第一 ILD上方； 第二 ILD，位于所述蚀刻停止层上方； 第一狭槽式接触插塞，位于所述第二 ILD中，其中，所述第一狭槽式接触插塞穿透所述蚀刻停止层以接触所述第一 ILD的顶面； 介电保护层，包括位于所述第一狭槽式接触插塞的相对两侧上并且与所述第一狭槽式接触插塞接触的部分；以及 介电覆盖层，位于所述第一狭槽式接触插塞上方并且与所述第一狭槽式接触插塞接触，其中，所述第一狭槽式接触插塞、所述介电保护层和所述介电覆盖层均位于所述第二ILD 中。10.一种方法，包括: 在第一 ILD上方形成第二层间电介质(ILD)，栅极堆叠件位于所述第一 ILD中； 蚀刻所述第二 ILD以形成第一接触开口 ； 在所述第一接触开口的相对侧壁上形成介电保护层； 在所述第一接触开口中形成第一接触插塞，所述第一接触插塞位于所述介电保护层的相对部分之间； 形成位于所述第一接触插塞上方并且接触所述第一接触插塞的介电覆盖层； 在所述第二 ILD上方形成第三ILD ； 在所述第二 ILD和所述第三ILD中形成第二接触开口 ；以及 填充所述第二接触开口以形成第二接触插塞。
【专利摘要】集成电路结构包括：第一层层间电介质(ILD)、位于第一ILD中的栅极堆叠件、位于第一ILD上方的第二ILD、位于第二ILD中的接触插塞、以及位于接触插塞的相对两侧上并且与接触插塞相接触的介电保护层。接触插塞和介电保护层位于第二ILD中。介电覆盖层位于接触插塞上方并且与接触插塞相接触。本发明还涉及具有保护层的自对准互连件。
【IPC分类】H01L21/768, H01L23/48
【公开号】CN105280591
【申请号】CN201410441782
【发明人】严佑展, 傅劲逢, 李佳颖
【申请人】台湾积体电路制造股份有限公司
【公开日】2016年1月27日
【申请日】2014年9月1日
【公告号】DE102014108872A1, US20150364371