半导体装置的制造方法
【专利说明】半导体装置
[_1] 「相关串请1
[0002]本申请案享有以日本专利申请案2014-158930号(申请日:2014年8月4日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
[0003]本发明的实施方式涉及一种半导体装置。
【背景技术】
[0004]IGBT (Insulated Gate Bipolar Transistor，绝缘棚.双极电晶体)等功率半导体元件(power semiconductor device)被用于功率电子技术中。近年来，在要求无限制地且效率优良地使用电力能源中，为了高效率地进行电力转换，功率电子技术或功率半导体元件的开发变得越来越重要。关于所述功率半导体元件，范围较广的耐受电压展开与低开关损耗、高速动作、较广的安全动作区域一起成为必需。
[0005]其中，关于耐受电压，元件终端部的耐受电压也与元件动作部即元件本身的耐受电压一起成为必需。元件终端部中，存在根据其结构而产生局部较高的电场，从而产生崩溃(breakdown)的情况。因此，元件终端部的耐受电压设计也重要，迄今为止已提出有VLD(Variat1n of Lateral Doping，横向变化掺杂)结构、RESURF结构、保护环结构等结构。进而，即便基于高温、长时间的电压施加条件，也要求不产生耐受电压变动或漏电流增加等的可靠性。
【发明内容】
[0006]本发明的实施方式提供一种可使耐受电压及可靠性提高的半导体装置。
[0007]实施方式的半导体装置包括:第一导电型的第一半导体层；第二导电型的第二半导体层，在所述第一半导体层上，设置在单元部与单元部的外侧设置着的终端部的交界；第二导电型的第三半导体层，在所述第一半导体层上，设置在所述终端部；第一绝缘层，在所述第一半导体层上，设置在所述第三半导体层与所述第二半导体层之间；第二绝缘层，在所述第一半导体层上，设置在相对于所述第三半导体层与所述第一绝缘层相反的侧；第一导电型的第四半导体层，设置在所述第一半导体层与所述第二绝缘层之间；层间绝缘膜，在所述第一半导体层上，与所述第二半导体层、所述第三半导体层、所述第一绝缘层及所述第二绝缘层相接而设置；以及多个场板电极，设置在所述层间绝缘膜内，与所述第一半导体层的距离彼此不同。
【附图说明】
[0008]图1 (a)是例示第一实施方式的半导体装置的俯视图，图1 (b)是第一实施方式的半导体装置的图1(a)的A-A’线的剖视图。
[0009]图2(a)?(c)是例示第一实施方式的半导体装置的制造方法的步骤剖视图，表示图1(a)的A-A’线的剖面。
[0010]图3(a)?(c)是例示第一实施方式的半导体装置的制造方法的步骤剖视图，表示图1(a)的A-A’线的剖面。
[0011]图4(a)?(c)是例示第一实施方式的半导体装置的制造方法的步骤剖视图，表示图1(a)的A-A’线的剖面。
[0012]图5是例示第一实施方式的比较例的半导体装置的相当于图1(a)的A-A’线的剖面的剖视图。
[0013]图6(a)是例示第一实施例的比较例的半导体装置的η型漂移层(drift layer)为低比电阻的情况下的空乏层的扩展的图，图6(b)是例示第一实施例的比较例的半导体装置的η型漂移层为高比电阻的情况下的空乏层的扩展的图。
[0014]图7是第二实施方式的半导体装置的剖视图。
[0015]图8是第三实施方式的半导体装置的剖视图。
[0016]图9是第四实施方式的半导体装置的剖视图。
【具体实施方式】
[0017]以下，一面参照附图一面对本发明的实施方式进行说明。另外，实施方式中，使第一导电型为η型、并使第二导电型为ρ型而进行说明，也可将两者交换而实施。
[0018]首先，对第一实施方式的半导体装置进行说明。
[0019]图1 (a)是例示本实施方式的半导体装置100的俯视图，图1 (b)是图1 (a)的A_A’线的剖视图。
[0020]如图1(a)所示，在半导体装置100上设置着单元(cell)部100a，在单元部100a的外侧，设置着第一终端部100b及第二终端部100c。S卩，单元部100a被第一终端部100b包围，进而第一终端部100b被第二终端部100c包围。
[0021]如图1 (b)所示，在本实施方式的半导体装置100，设置着η型漂移层101 (第一半导体层)，与η型漂移层101的上表面相接而设置着层间绝缘膜102。在η型漂移层101的与设置着层间绝缘膜102的面相反的侧，设置着ρ型集电极层103。在ρ型集电极层103下设置着集电极125。
[0022]另外，在本说明书中，将从η型漂移层101朝向层间绝缘膜102的方向设为“上”，将其相反方向设为“下”，但这只是为了方便，与重力的方向并无关系。
[0023]于η型漂移层101的上层部，设置着ρ型保护环层104、105 (第二、三半导体层)、ρ型主体层106、绝缘层107 (第二绝缘层)、绝缘层108 (第一绝缘层)及η型区域109。ρ型保护环层105以横跨第一终端部100b与第二终端部100c的交界区域的方式设置，ρ型保护环层104以横跨单元部100a与第一终端部100b的交界区域的方式设置。ρ型主体层106在单元部100a上设置着多个。而且，ρ型保护环层104、105(第二、三半导体层)以分别与层间绝缘膜102的下表面相接的方式设置。而且，η型区域109设置在第二终端部100c的最外周部分，且与层间绝缘膜102的下表面相接。绝缘层107以位于ρ型保护环层105与η型区域109之间的方式设置在η型漂移层101上，且与层间绝缘膜102的下表面相接。而且，绝缘层107与ρ型保护环层105、及η型区域109隔离地设置。在绝缘层107的下表面的η型漂移层101内，设置着η型半导体层110。绝缘层108以位于ρ型保护环层105与ρ型保护环层104之间的方式设置在η型漂移层101上，且与层间绝缘膜102的下表面相接。而且，绝缘层108与ρ型保护环层105、及ρ型保护环层104隔离地设置。绝缘层108也可设置为与Ρ型保护环层105相接。
[0024]关于栅极电极111，上端与层间绝缘膜102相接，下端位于η型漂移层101内，且设置在邻接的Ρ型主体层106之间。而且，在单元部100a的最外周部分，栅极电极111以位于P型主体层106与ρ型保护环层104之间的方式设置。η型源极层112以分别相接的方式设置在Ρ型主体层106的上部与栅极电极111的上部之间，也与层间绝缘膜102相接。另夕卜，在栅极电极111与η型漂移层101、ρ型主体层106、η型源极层112、及层间绝缘膜102之间，设置着栅极绝缘膜126。
[0025]η型漂移层101例如由娃(Si)、碳化硅(SiC)或氮化镓(GaN)等形成。层间绝缘膜102例如由利用CVD(Chemical Vapor Deposit1n，化学气相沈积)或热氧化等形成的二氧化娃(Si02)、PSG(Phosphorus Silicon Glass，磷娃玻璃)、BPSG(Boron PhosphorusSilicon Glass，硼磷娃玻璃)、TE0S (Tetra Ethyl Ortho Silicate，正娃酸四乙酯)等形成。
[0026]场板电极113、114、115(第一场板电极)平坦地设置在层间绝缘膜102内。场板电极113、114、115与η型漂移层101隔离，且层间绝缘膜102的一部分介置于场板电极113、114、115与η型漂移层101之间。场板电极113位于第一终端部100b内，场板电极114位于第二终端部100c内，场板电极115位于第二终端部100c内。
[0027]从上方观察，场板电极113的内周侧的端部与ρ型保护环层104的外周侧的端部重叠，场板电极113的外周侧的端部与绝缘层108的内周侧的端部重叠。
[0028]而且，从上方观察，场板电极114的内周侧的端部与ρ型保护环层105的外周侧的端部重叠，场板电极114的外周侧的端部与绝缘层107的内周侧的端部重叠。
[0029]进而，而