一种半导体器件及制备方法
【技术领域】
[0001]本发明涉及半导体器件制备领域，具体涉及一种半导体器件及制备方法。
【背景技术】
[0002]随着科技的进步，1C产品日益集成化，器件尺寸在不断减小，单块芯片上集成器件的数量却在不断增加，电路的日益复杂使得产品的可靠性问题也日益严重。一般来说，影响CMOS集成电路可靠性的主要因素有三个:一是栅极氧化物层性能退化；二是热电子效应；三是电极布线的退化。栅极氧化物层是决定CMOS器件性能的关键，它能够在栅极和衬底之间很好的起到绝缘的作用，可有效避免漏电流的产生并防止击穿效应而导致器件失效。但是本领域技术人员发现，在制备具有栅极氧化物层的半导体器件时，很难得到具有理想形貌的栅氧化层，这是由于在制备栅氧化层及栅极之后，还需要在栅极的侧壁制备一氧化物层侧墙，在制备氧化物层侧墙过程中，栅氧化层的边角极易受到氧化作用进而及其产生形貌的变化，从而产生鸟嘴效应。
[0003]可参照图1-2所示，在CMOS制备工艺中，一般都是在衬底1上先后形成栅氧化层2和栅极3后，再于栅侧壁形成氧化物层侧墙4。但是在制备栅极氧化物层侧壁4时，由于氧的扩散是一个等向性过程，因此，随着氧化的不断进行，栅氧化层2容易在与栅极3交界的拐角处形成扩散，进而造成靠近多晶硅栅侧壁边缘位置处的氧化物层厚度较厚，形成鸟嘴效应。可参照图1所示，该图为栅极侧壁底部放大后的示意图，在形成氧化物层侧壁的过程，进而造成鸟嘴效应(即图示阴影部分)。这在L0C0S (硅局部氧化)工艺是中一种不好的现象，会造成器件电压不稳定，甚至可能造成器件失效。
[0004]同时在尺寸较小的半导体器件制备中，在经过图案化工艺后，栅极的宽度很窄，在现有技术中已很难精确掌控多晶硅栅极与氧化物层侧壁的扩散反应，进而避免或消除鸟嘴效应；同时，如果一旦形成鸟嘴并没有进行处理，随着氧化的不断进行，栅氧化层2所产生的鸟嘴效应会愈发严重，进而会进一步形成smile oxide现象的产生，如图2所示,进一步的，在后续离子注入形成源漏极时，注入的离子极易在鸟嘴处形成缺陷，影响器件性能。
[0005]如果想避免产生鸟嘴效应的产生，这就需要先进的工艺设备并精确控制工艺条件，这对现有生产设备及工艺提出了巨大的挑战。目前，本领域技术人员一般采用以下方法来改善上述出现的问题:
[0006]1)在栅氧化层边缘厚度不均匀位置处采用离子注入以实现补偿，在采用该方法时，需要精确控制离子注入的条件(如注入剂量及能量)，一旦过量则会导致器件的报废，而过小则不能达到补偿的效果，同时该过程中注入的离子也会对栅极结构造成不利影响；
[0007]2)在制备氧化物层侧墙时，通过加入了一 ISSG工艺(In Situ Steam Generat1n,利用现场水汽生成工艺)来减少聚氧化反应速度，但是通过增加的ISSG工艺会增加工艺所需时间，降低了生产效率，同时也会对侧墙氧化反应造成一定影响。
【发明内容】
[0008]本发明根据现有技术的不足提供了一种半导体器件制备方法及制备的半导体器件，通过本发明提供的技术方案也有效避免栅氧化层的“鸟嘴”产生，有利于提升器件性能。
[0009]一种半导体器件制备方法，其中，包括以下步骤:
[0010]提供一底部衬底，并对所述衬底进行掺杂及退火处理形成阱区；
[0011]在衬底的上方自下而上依次形成第一氮化物层、第一氧化物层及第二氮化物层；
[0012]对所述第二氮化物层、氧化物层及第一氮化物层进行刻蚀，并停止在所述衬底的上表面，在所述第二氮化物层、氧化物层及第一氮化物层中形成沟槽；
[0013]在所述沟槽底部选择性生长一层栅氧化层，并填充栅极材料层充满所述沟槽；
[0014]去除剩余的第二氮化物层及剩余的第一氧化物层；
[0015]在所述栅极材料层暴露的表面制备一层第二氧化物层；
[0016]栅极侧墙及源漏区的形成工艺。
[0017]上述的方法，其中，所述第一氮化物层和所述第二氮化物层的材质均为氮化硅。
[0018]上述的的方法，其中，采用高温氧化工艺或炉管生长工艺制备所述第二氧化物层。
[0019]上述的方法，其中，所述第一氮化物层的厚度为1?30nm。
[0020]上述的方法，其中，所述第一氧化物层、栅氧化层及所述第二氧化物层的材质均为二氧化硅。
[0021]上述的方法，其中，所述第一氮化物层的厚度大于或等于所述栅氧化层厚度。
[0022]上述的方法，其中，采用光刻及干法刻蚀工艺形成所述沟槽。
[0023]上述的方法，其中，采用如下工艺形成所述栅极侧墙:
[0024]沉积一层侧墙薄膜将第一氮化物层及第二氧化物层的表面予以覆盖；
[0025]进行光刻工艺和干法刻蚀工艺去除部分所述侧墙薄膜、部分所述第一氮化物层及位于所述栅极材料层上方的第二氧化物层；
[0026]采用各向异性刻蚀工艺对剩余的侧墙薄膜及剩余的第一氮化物进行减薄，形成所述栅极侧墙。
[0027]上述的方法，其中，在栅极侧墙形成之后，以及在源漏的形成工艺之前，还包括一LDD掺杂工艺，以在所述衬底内形成LDD掺杂区。
[0028]一种半导体器件，其中，包括:
[0029]底部衬底，所述衬底内形成有源极和漏极；
[0030]栅极，所述栅极位于所述衬底之上，且所述栅极与所述衬底之间还形成有一栅氧化层；
[0031]偏移隔离层及侧墙，所述侧墙同时覆盖在所述偏移隔离层的侧壁、所述栅氧化层的侧壁和/或栅极的侧分侧壁予以覆盖；
[0032]其中，所述偏移隔离层覆盖在部分所述栅极的上部侧壁，且该偏移隔离层的底部与所述衬底之间的距离大于或等于所述栅氧化层的顶部与所述衬底之间的距离。
[0033]上述的半导体器件，其中，所述栅氧化层及所述偏移隔离层的材质均为二氧化硅。
[0034]上述的半导体器件，其中，所述侧墙的材质为氮化硅。
[0035]上述的半导体器件，其中，所述偏移隔离层的底部与所述衬底之间的距离为1?30nmo
[0036]由于本发明采用了以上技术方案，通过制备一氮化硅层形成对栅氧化层的保护作用，进而保证在进行后续的氧化物层侧壁形成及离子注入的工艺中，不会对栅氧化层造成影响，避免栅氧化层的“鸟嘴”的产生，并有效改善OED (oxidat1n enhanced diffus1n,氧化增强扩散)效应；同时还可有效降低衬底的掺杂浓度，尤其在源漏极底部区域的掺杂浓度效果更为显著，因此可有效改善CjO (结电容)以及fT(截止频率)；进一步的，采用本发明提供的技术方案还可有效改善LDD掺杂区结的形貌及Eymax (最大漏电场)，进而提高热载流子效应，带来了器件性能的提升。本发明制程变动小，实用性较强，同时可广泛应用于各自半导体器件领域的制备工艺中，例如平面的M0SFET或立体结构的FinFET制备中，均可有效避免栅氧化层的容易产生的鸟嘴效应。
【附图说明】
[0037]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附