在氧化侧墙形成时也无需采用ISSG工艺来减少聚氧化反应速度，在保证生产成本的前提下保证了栅氧的形貌；同时由于剩余第一氮化硅层在离子注入时对注入的离子可具有良好的阻挡作用，进而有效降低衬底的掺杂浓度，尤其在源漏极底部区域的掺杂浓度效果更为显著，因此可有效改善CjO(结电容)以及fT(截至频率)；进一步的，采用本发明体统的技术方案还可有效改善LDD掺杂区器件结的形貌及Eymax (最大漏电场)，进而提高热载流子效应，带来了器件性能的提升。
[0058]本发明还提供了一种半导体器件，包括:
[0059]底部衬底100，该衬底为经过阱掺杂(well-doping)及退火的硅衬底或硅锗衬底，在另外一个实施例中，该衬底可为SOI衬底；
[0060]漏区106a、源区106b以及LDD掺杂区105 ；
[0061]漏区106a和源区106b之间位于衬底之上形成有栅极102，该栅极为多晶硅栅，栅极102与衬底100之间还设置有一栅氧化层101，该栅氧化层101的材质为二氧化硅。偏移隔离层103及侧墙104，其中，偏移隔离层103覆盖在栅极102的上部侧壁，且该偏移隔离层103的底部与衬底100之间的距离大于或等于栅氧化层101的顶部与衬底100之间的距离，因此，侧墙104将偏移隔离层103侧壁、栅氧化层101的侧壁和/或部分栅极102侧墙予以覆盖。当偏移隔离层103的底部与衬底100之间的距离等于栅氧化层101的顶部与衬底100之间的距离时，侧墙104将偏移隔离层103和栅氧化层101侧壁进行覆盖；当偏移隔离层103的底部与衬底100之间的距离大于栅氧化层101的顶部与衬底100之间的距离时，因此偏移隔离层103不会将栅极102侧壁完全覆盖，因此侧墙104在将偏移隔离层103和栅氧化层101侧壁进行覆盖的同时，还覆盖住了部分暴露的栅极102侧壁。
[0062]其中，偏移隔离层103的材质为二氧化硅，侧墙104的材质为氮化硅，且偏移隔离层103的底部与衬底101之间的距离为1?30nm。
[0063]由于本发明采用了以上技术方案，通过制备一氮化硅层形成对栅氧化层的保护作用，进而保证在进行后续的氧化物层侧壁形成及离子注入的工艺中，不会对栅氧化层造成影响，避免栅氧化层的“鸟嘴”的产生，并有效改善OED (oxidat1n enhanced diffus1n,氧化增强扩散)效应；同时还可有效降低衬底的掺杂浓度，尤其在源漏极底部区域的掺杂浓度效果更为显著，因此可有效改善CjO (结电容)以及fT(截止频率)；进一步的，采用本发明提供的技术方案还可有效改善LDD掺杂区结的形貌及Eymax (最大漏电场)，进而提高热载流子效应，带来了器件性能的提升。本发明制程变动小，实用性较强，同时可广泛应用于各自半导体器件领域的制备工艺中，例如平面的M0SFET或立体结构的FinFET制备中，均可有效避免栅氧化层的容易产生的鸟嘴效应并对其形成保护，提升器件性能。
[0064]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种半导体器件制备方法，其特征在于，包括以下步骤: 提供一衬底，并对所述衬底进行掺杂及退火处理形成阱区； 在衬底的上方自下而上依次形成第一氮化物层、第一氧化物层及第二氮化物层；对所述第二氮化物层、第一氧化物层及第一氮化物层进行刻蚀，并停止在所述衬底的上表面，在所述第二氮化物层、第一氧化物层及第一氮化物层中形成沟槽； 选择性生长一层栅氧化层将所述沟槽底部进行覆盖，并填充栅极材料层充满所述沟槽； 去除剩余的第二氮化物层及剩余的第一氧化物层； 在所述栅极材料层暴露的表面制备一层第二氧化物层； 栅极侧墙及源漏区的形成工艺。2.如权利要求1所述的方法，其特征在于，所述第一氮化物层和所述第二氮化物层的材质均为氮化石圭。3.如权利要求1所述的方法，其特征在于，采用高温氧化工艺或炉管生长工艺制备所述第二氧化物层。4.如权利要求1所述的方法，其特征在于，所述第一氮化物层的厚度为I?30nm。5.如权利要求1所述的方法，其特征在于，所述第一氧化物层、栅氧化层及所述第二氧化物层的材质均为二氧化硅。6.如权利要求1所述的方法，其特征在于，所述第一氮化物层的厚度大于或等于所述栅氧化层厚度。7.如权利要求1所述的方法，其特征在于，采用光刻及干法刻蚀工艺形成所述沟槽。8.如权利要求1所述的方法，其特征在于，采用如下工艺形成所述栅极侧墙: 沉积一层侧墙薄膜将第一氮化物层及第二氧化物层的表面予以覆盖； 进行光刻工艺和干法刻蚀工艺去除部分所述侧墙薄膜、部分所述第一氮化物层及位于所述栅极材料层上方的第二氧化物层； 采用各向异性刻蚀工艺对剩余的侧墙薄膜及剩余的第一氮化物进行减薄，形成所述栅极侧墙。9.如权利要求1所述的方法，其特征在于，在栅极侧墙形成之后，以及在源漏区的形成工艺之前，还包括一 LDD掺杂工艺，以在所述衬底内形成LDD掺杂区。10.一种半导体器件，其特征在于，包括: 衬底，所述衬底内形成有源极和漏极； 栅极，所述栅极位于所述衬底之上，且所述栅极与所述衬底之间还形成有一栅氧化层； 偏移隔离层及侧墙，所述侧墙同时覆盖在所述偏移隔离层的侧壁、所述栅氧化层的侧壁和/或栅极的侧壁予以覆盖； 其中，所述偏移隔离层覆盖在部分所述栅极的上部侧壁，且该偏移隔离层的底部与所述衬底之间的距离大于或等于所述栅氧化层的顶部与所述衬底之间的距离。11.如权利要求10所述的半导体器件，其特征在于，所述栅氧化层及所述偏移隔离层的材质均为二氧化硅。12.如权利要求10所述的半导体器件，其特征在于，所述侧墙的材质为氮化硅。13.如权利要求10所述的半导体器件，其特征在于，所述偏移隔离层的底部与所述衬底之间的距离为I?30nm。
【专利摘要】本发明公开了一种半导体器件及制备方法，通过制备一氮化硅层形成对栅氧化层的保护作用，进而保证在进行后续的氧化层侧壁形成及离子注入的工艺中，不会对栅氧化层造成影响，避免栅氧化层的“鸟嘴”的产生，并有效改善OED效应；同时还可有效降低衬底的掺杂浓度，尤其在源漏极底部区域的掺杂浓度，有效改善Cj0(结电容)以及fT(截至频率)；进一步的，采用本发明提供的技术方案还可有效改善LDD掺杂区结的形貌及Eymax(最大漏电场)，进而提高热载流子效应，带来了器件性能的提升。本发明制程变动小，实用性较强，可广泛应用于各自半导体器件领域的制备工艺中。
【IPC分类】H01L21/336, H01L21/28, H01L29/78
【公开号】CN105336618
【申请号】CN201410345551
【发明人】赵猛
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年2月17日
【申请日】2014年7月18日