料，以降低金属互连线的寄生电容，从而降低RC延迟，并缓解金属互连线之间的干扰，进而改善器件的操作速度。在一个实施例中，电介质层210的材料为纳米多孔二氧化硅、掺氟的氧化硅、掺碳的氧化硅中的一种或其组合。超低K电介质层210的K值可以是2.45,2.2等。
[0034]如图2C所不，在电介质层210上形成掩膜层220,该掩膜层220可以是基于金属的硬掩膜或光刻胶掩膜。
[0035]如图2D所示，可通过适当的已知工艺在掩膜层220中形成适当的开口。
[0036]如图2E所示，蚀刻超低K电介质层210。该蚀刻过程主要包括两个步骤:第一步，蚀刻超低K电介质层；第二步，停止蚀刻，向蚀刻室增加一定量的蚀刻副产品聚合物。例如，可基于同步脉冲方案蚀刻超低K电介质层，即同时激发蚀刻机的两个射频电源，蚀刻超低K电介质。在蚀刻超低K电介质层过程中，蚀刻室内会产生一定的副产品聚合物，然而其不足以充分密封超低k电介质层。因此在第二步，向蚀刻室增加一定量的蚀刻副产品聚合物，从而增加该副产品聚合物的浓度，以使得该副产品聚合物更充分密封超低K电介质层侧壁。可根据实际需要设定第一步的蚀刻时间和第二步的停止时间的长度，以确保在蚀刻一定深度的同时，副产品聚合物能够更充分密封超低K电介质层侧壁，从而降低超低K电介质层的损伤。
[0037]可根据超低K电介质层的蚀刻深度而确定以上两个步骤的重复次数，直到达到所需的深度。在这种蚀刻过程中，副产品聚合物在蚀刻图形的侧壁上形成致密抗腐蚀膜，从而减少对超低K电介质层的损伤。由于这种聚合物可能会在后续工艺中影响器件的成品率和可靠性，因此，可在形成阻挡层种子之前去除该聚合物。例如可通过退火去除该聚合物。
[0038]在一个实施例中，超低K电介质层210的材料为纳米多孔二氧化硅，所采用的蚀刻气体可以是氮气、氩气和四氟化碳的混合气体。在上述蚀刻过程的第一步中将产生SiF4。在上述蚀刻过程的第二步中，向蚀刻室增加SiF4，使其浓度升高，SiFjf进入纳米多孔二氧化硅中的空隙，从而在蚀刻图形的侧壁上形成抗腐蚀膜，从而在湿法清洗期间保护超低K电介质层的侧壁免受蚀刻液损坏。为了防止在后续工艺中SiF4对器件的性能和成品率造成影响，可在形成阻挡层种子之前，通过退火去除SiF4。
[0039]图3示出根据本发明的一个实施例的在没有衬垫的情况下蚀刻超低K电介质层的方法的流程图。
[0040]首先，在步骤301中，在金属布线层上形成电介质层。该电介质层是介电常数不大于2.6的超低介电常数(K)材料。然后，在步骤302中，在电介质层上形成掩膜层，该掩膜层可以是基于金属的硬掩膜或光刻胶掩膜。在步骤303中，可通过适当的已知工艺在掩膜层中形成适当的开口。然后，在步骤304中，蚀刻超低K电介质层；在步骤305中，停止蚀亥IJ，向蚀刻室增加副产品聚合物，从而增加该副产品聚合物的浓度，以使得该副产品聚合物更充分密封超低K电介质层侧壁。
[0041]在步骤306中，判断是否已经达到所需的蚀刻深度。如果已经达到所需深度，则蚀刻过程结束；如果还未达到所需深度，则返回到步骤304。可根据超低K电介质层的蚀刻深度而不断重复步骤304-305，直到达到所需的深度。
[0042]图4A-4C示出根据本发明的另一个实施例的在金属布线层401和电介质层410之间有衬垫层的情况下蚀刻超低K电介质层的剖面示意图。在图4A-4C所示的结构中，除在金属布线层401和电介质层410之间具有衬垫层405外,其它部分与图2A-2E所不结构相同。因此，为了简化说明，在下文中，省略与图2A-2E所示结构相似的部分的描述。
[0043]如图4A所示，在金属布线层401上形成衬垫405。该衬垫405可以通过化学气相沉积或其它适当的方法形成。在一个实施例中，该衬垫405是氧化物。
[0044]然后通过与图2B至图2D所示过程类似的方式，在衬垫405上形成电介质层410和掩膜层420，并在掩膜层420中形成适当的开口，如图4B所示。
[0045]然后，如图4C所示，蚀刻超低K电介质层410。该蚀刻过程可以是如图2E所示地包括两个步骤:第一步，蚀刻超低K电介质层；第二步，停止蚀刻，向蚀刻室增加一定量的蚀刻副产品聚合物。在蚀刻超低K电介质层过程中，蚀刻室内会产生一定的副产品聚合物，然而其不足以充分保护超低k电介质层。因此在第二步，向蚀刻室增加一定量的蚀刻副产品聚合物，从而增加该副产品聚合物的浓度，以使得该副产品聚合物更充分密封超低κ电介质层侧壁上的多个孔。然后，判断是否到达衬垫405，如果还未到达衬垫405，则重复以上两个步骤。
[0046]在一个可供选择的实施例中，在图4C所示的蚀刻过程中，以上的两个步骤仅进行一次。
[0047]在蚀刻完成后，在衬垫405中形成开口。
[0048]上述蚀刻过程中产生的副产品聚合物在蚀刻图形的侧壁上形成抗腐蚀膜从而防止横向蚀刻，并且还可在湿法蚀刻过程中保护侧壁，从而减少对超低K电介质层的损伤。由于这种聚合物可能会在后续工艺中影响器件的成品率和可靠性，因此，可在进行后续步骤之前去除该聚合物。例如可通过退火去除该聚合物。在一个实施例中，可在去除该聚合物后，在超低K电介质层上形成阻挡层种子。
[0049]图5 出根据本发明的另一个实施例的在有衬垫的情况下蚀刻超低K电介质层的流程图。
[0050]首先，在步骤501中，在金属布线层上依次形成衬垫、电介质层。该电介质层是介电常数不大于2.6的超低介电常数(K)材料。然后，在步骤502中，在电介质层上形成掩膜层，该掩膜层可以是基于金属的硬掩膜或光刻胶掩膜。在步骤503中，可通过适当的已知工艺在掩膜层中形成适当的开口。然后，在步骤504中，蚀刻超低K电介质层直到衬垫。在步骤505中，停止蚀刻，向蚀刻室增加副产品聚合物，从而增加该副产品聚合物的浓度，以使得该副产品聚合物充分密封超低K电介质层侧壁上的多个孔。
[0051 ] 在一个实施例中，也可将步骤504和步骤505分多次进行，即利用图中的步骤304、305和306来代替步骤504和步骤505。
[0052]以上描述了本发明的若干实施例。然而，本发明可具体化为其它具体形式而不背离其精神或本质特征。所描述的实施例在所有方面都应被认为仅是说明性而非限制性的。因此，本发明的范围由所附权利要求书而非前述描述限定。落入权利要求书的等效方案的含义和范围内的所有改变被权利要求书的范围所涵盖。
【主权项】
1.一种基于超低K电介质的互连结构的制造方法,包括: 在衬底上依次形成超低K电介质层和掩膜层； 图案化所述掩膜层； 以图案化后的掩膜层为掩膜，蚀刻所述超低K电介质层，所述蚀刻包括执行至少一次下述步骤:i)蚀刻所述超低K电介质层，所述蚀刻产生副产品聚合物；ii)向蚀刻室充入所述副产品聚合物，以密封经蚀刻所述超低K电介质层的侧壁。2.如权利要求1所述的方法，其特征在于，当蚀刻至预定深度时，停止所述蚀刻。3.如权利要求2所述的方法，其特征在于，所述预定深度是所述超低K电介质层的厚度。4.如权利要求1所述的方法，其特征在于，所述超低K电介质层的介电常数不大于2.6。5.如权利要求1所述的方法，还包括执行退火步骤，以去除所述副产品聚合物。6.如权利要求1所述的方法，其特征在于，所述超低K电介质的材料为纳米多孔二氧化石圭，所米用的蚀刻气体为氮气、IS气和四氟化碳的混合气体。7.如权利要求6所述的方法，其特征在于，所述副产品聚合物包括SiF4。8.如权利要求3所述的方法，其特征在于，在衬底和超低K电介质层之间还形成有衬垫层。9.如权利要求8所述的方法，还包括:在停止蚀刻后,蚀刻衬垫，以在衬垫中形成开口。10.一种半导体器件，包括通过权利要求1至11中的任一项所述方法制造的超低K电介质结构。
【专利摘要】本发明公开了一种基于超低K电介质的互连结构的制造方法及制造的产品。该制造方法对超低K电介质的损坏很小，从而获得更加坚固的间隙填充开口。该方法包括：在衬底上依次形成超低K电介质层和掩膜层；图案化所述掩膜层；以图案化后的掩膜层为掩膜，蚀刻所述超低K电介质层，所述蚀刻包括执行至少一次下述步骤：i)蚀刻所述超低K电介质层，所述蚀刻产生副产品聚合物；ii)向蚀刻室充入所述副产品聚合物，以密封经蚀刻所述超低K电介质层的侧壁。
【IPC分类】H01L23/522, H01L21/311, H01L21/768
【公开号】CN105336665
【申请号】CN201410275812
【发明人】张海洋, 周俊卿
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年2月17日
【申请日】2014年6月19日